[VHDL编程] Vhdl1

说明：calculating of iD & iQ, with ia & ib in 2 s complement
<T. H. Sutikno> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] rcv

说明：rs232 接受模块 处理 窜信号 分并信号-rs232 verliog receive module
<jay> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] txm

说明：txm 传输模块，处理并信号转成窜行信号 -txm transmission module, process, and channeling the line signal into a signal
<jay> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] rs232top

说明： 链接 rcv 和txm的测试模块 验证 接受 和 传输模块功能-Links rcv and txm test module validation capabilities to receive and transmit modules
<jay> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] E1-Program_With_Functions

说明：exercise lab for students
<Anestis Groutsis> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] E3-4-Dynamic-Array-and-Pointers-and-Functions-v1.

说明：exercise lab for students
<Anestis Groutsis> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] dac

说明：Delta sigma DAC for use in FPGA includes Testbench
<srt> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：数字锁相环电路verilog源代码 开发环境quartus-Digital PLL circuit verilog source code
<louxy> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpingqi--ok

说明：奇数15倍分频器设计,已通过仿真，代码无误-Odd division design 15 times
<lyjyy> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] cordic

说明：Algorithm for cordic
<ammar> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] QAM

说明：QAM code for project VHDL
<ammar> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] time_cnt

说明：very good programme for you
<ammar> 在 2024-11-18 上传 | 大小：1kb | 下载：0