资源列表
[VHDL编程] digital_clock
说明:用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者-verlog language with a good addendum to the comprehensive experiment, particularly suitable for FPGA/CPLD beginners<leolili> 在 2024-11-18 上传 | 大小:267kb | 下载:0
[VHDL编程] traffic_lamp
说明:用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者-verlog language used is an addendum to the good of the experiment (traffic light control), particularly suitable for FPGA/CPLD beginners<leolili> 在 2024-11-18 上传 | 大小:261kb | 下载:0
[VHDL编程] verlog_basic
说明:用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器,乘法器,除法器,多路选择器,二进制转BCD码,加法器,减法器等等。-verlog used some language addendum to the basic experiment, which is suitable for FPGA/CPLD beginners. Including eight priority encoder, mu<leolili> 在 2024-11-18 上传 | 大小:981kb | 下载:0
[VHDL编程] VHDLverilogshirenqiangdaqi
说明:用VHDL和verilog实现的四人抢答器-using VHDL and verilog realization of four Responder<qihuolin> 在 2024-11-18 上传 | 大小:5kb | 下载:0
[VHDL编程] 8051core_vhdl
说明:8051的内核(vhdl) This is version 1.1. of the MC8051 IP core. 在FPGA上运行.供有精力的人研究.-8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation. have the energy for the study.<efly> 在 2024-11-18 上传 | 大小:208kb | 下载:0
[VHDL编程] uart_core_vhdlORverilog
说明:串uart的vhdl,verilog,lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)\uart 源码 (Verilog)\uart 源码 (VHDL)\uart16550.tar-uart series of vhdl and verilog. lattic achieve the original code, there are four documents, Source respe<efly> 在 2024-11-18 上传 | 大小:288kb | 下载:0
[VHDL编程] shuzimiaobiao
说明:用verilog实现了一个数字秒表的设计-verilog achieved using a digital stopwatch Design<qihuolin> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] EP1C3_12_9_DDS
说明:直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题) 其它详细资料说明请参考 http://www.kx-soc.com-direct digital frequency synthesis (DDS) experimental design (Electronic Design Contest tournament title) said other details Please refer to prescribed ht<阳光> 在 2024-11-18 上传 | 大小:41kb | 下载:0