[VHDL编程] aianxiaodou

说明：用vhdl语言实现对按键的消抖，消除按键的抖动对系统造成的误判-Vhdl language used to achieve the elimination of key Buffeting to eliminate jitter button on the system caused by misjudgment
<jayi> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] VGAgen

说明：vga generation, genearting vga using fpga or any others resources
<daya> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] songer2

说明：用VHDL语言实现多首音乐播放，并可切换，内含两首音乐。-VHDL language used to achieve more than the first music player, and switch, includes two music.
<figogo> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] half_adder

说明：一个半加器，具有进位和位数相加的基本功能，可作为全加器的基本模块-One and a half adder with binary and the sum of the basic functions of the median, full adder can be used as the basic module
<xk> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] fsk

说明：用VHDL硬件语言编写FSK调制解调系统，经仿真通过-VHDL hardware language using FSK modulation and demodulation system, the simulation through the
<王岩嵩> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] song

说明：蜂鸣器。。可以变出曲子的蜂鸣器。只需适当修改，就会有不同的音乐-Buzzer. . Can be turned into a piece of the buzzer. Only appropriate changes, there will be a different musical
<王刚> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] trunk

说明：hdl code for keypad scanner
<gopala> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] liushuidengLSLED

说明：（FPGA）实现流水灯实验，以一定的时间间隔来回显示，时间间隔体现了分频的思想。-(FPGA) to achieve light water experiments, a certain round-trip time interval shows that the time interval reflects the ideological divide.
<周利均> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] jiaocuofenpin

说明：用硬件语言写了一个由8/9分频构成的无限不循环小数分频器，分频系数k=260/31-Written language with the hardware a 8/9 frequency divider consisting of an infinite non-recurring decimal, frequency factor k = 260/31
<taoningshan> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] dac8552

说明：使用Verilog HDL语言编写的实现DAC8552的时序程序，单片机总线与CPLD/FPGA通信，单片机负责控制送数实现功能。-Use Verilog HDL language DAC8552 realization of temporal procedures, SCM bus and CPLD/FPGA communication, SCM control to send several functions.
<zhouming> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] 51CORE

说明：vhdl 51软核源代码 est.hex仿真时序图 仿真脚本（仅限在Modelsim中使用）-VHDL
<谭腾飞> 在 2025-03-05 上传 | 大小：72kb | 下载：0

[VHDL编程] wb_async_mem_bridge_latest.tar

说明：wb_async_mem_bridge_latest.tar.gz- it is controller without independents sources clock . Only write or read case synchronization for WB controller interface bus.(computable with WB interface protocol).-wb_async_mem_bridg
<rozenan> 在 2025-03-05 上传 | 大小：72kb | 下载：0