[VHDL编程] Basic-Knowledge-of-Verilog-HDL

说明：该讲稿从两个方面介绍了verilog HDL的基本知识： 1.verilog HDL的基础语言知识, 2.verilog-XL仿真 -Basic Knowledge of Verilog HDL
<冰火轩> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] tmdnishi78

说明：传统的采用软件方式实现的DES算法会在很大程度上占用系统资源，造成系统性能的下降。DES算法本身并没有复杂的数学计算，在加/解密过程中仅有逻辑运算和查表运算，因而从系统性能和加/解密速度的角度来看，采用硬件实现是个理想的方案。-rilog prepared by the entry of the code for beginners is very easy to understand and contribute to the dig
<yijishan> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] Verilog1

说明：Verilog教程的书籍，非常基础，适合新手，并不容易找到，写得很全面-Verilog tutorial books, very basic, suitable for novice, it is not easy to find, write a very comprehensive
<熊毅> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] verilog

说明：介绍verilog语言基础知识的文档，初学verilog语言的有用-Introduces the basics of verilog language documents, useful for beginners verilog language
<陈小> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] shu_255

说明：CPLD驱动数码管The CPLD driven digital tube-The CPLD driven digital tube
<sam> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] Verilog

说明：《Verilog语言入门基础知识》 本学习资料共30页。是学习Verilog语言的好材料！（本人正是从此资料开始入门FPGA的。） -The Verilog language entry based knowledge" This study material thirty pages. Language learning is Verilog good material. (I was the introduc
<张超> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] fpga_uarst

说明：fpga USART通信，VHDL语言编写，通过测试。程序全面运用了状态机编程-The fpga the USARTs communications, VHDL language, pass the test. The entire process of the use of state machine programming
<> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] FPGAorCPLD_vga_Principle

说明：介绍了FPGA或者CPLD上VGA显示的基本原理，这是一份很好论文说明。保证你值得拥有。-Describes the basic principles of the VGA display on the FPGA or CPLD, which is a very good paper describes. You deserve.
<boyzone> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] separatefreq

说明：采用VHDL设计分频程序，许多设计中都会用到对时钟信号进行分频-Using VHDL design to divide the program, many of the design will be used to divide the clock signal
<邱陈辉> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] counter60

说明：　　利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0与（LD7~LD0）上显示。-Experimental plate to achieve mode 60 counts, namely 00-01-02-03-04- ... 59-00-01 ... AN1 ~ AN0 Basys2 experiment board with (LD7 ~ LD0).
<veryshi> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] chuankouex

说明：基于FPGA的串口通信的电路设计，以RS-232c作为设计标准-serial communication
<薛立> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] VHDL-8-wei-quan-jia-qi

说明：原理图输入法实现8位全加器，内含vhd源码文件和一份word介绍文件，管脚配置已经完成，芯片为EPIK30TCI443-Schematic entry method 8-bit full adder, and a source code file containing the vhd file word descr iption, pin configuration has been completed, the chip is EPI
<> 在 2025-03-07 上传 | 大小：283kb | 下载：0