[VHDL编程] Uart_TR

说明：Verilog编写的简单异步串口 完全原创，站长请查看内容-Verilog prepared by the simple asynchronous serial completely original, the station can be accessed content
<李馨帆> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] fenpin

说明：利用verilog语言，设计分频器，很不错的参考资料-The use of Verilog language, the design of crossovers, it is a good reference
<杜菲> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] Verilogbasic

说明：verilog入门基础以及简单编程介绍，verilog是近几年发展迅速的一门硬件语言-Verilog entry basis, as well as introduce a simple programming, verilog in recent years the rapid development of a hardware language
<wendy> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] VerilogHDLrudiments

说明：Verilog的基础知识，讲解详细，很设和初学者-Verilog basis of knowledge, explain in detail, it is located and beginners
<曹思益> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] Verilog

说明：verilog的基础知识，可供初学者参考-basic knowledge of Verilog for beginners and reference
<zhanglei> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] sv-design_book_examples

说明：system verilog design book examples
<磊> 在 2025-03-07 上传 | 大小：283kb | 下载：1

[VHDL编程] Code_VHDL_180_cases

说明：VHDL_180_例常见代码,很适合于vhdl语言的初学者.-VHDL_180_ cases of common code, it is suitable for beginners vhdl language.
<yy0838> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] TIME

说明：该程序是用VHDL语言实现的时钟程序，用六个数码管分别显示时分秒，而且可以实现控制功能。-The program is the realization of VHDL language of the clock process, with six digital tube display minutes and seconds, respectively, and control functions can be achieved.
<zhangkun> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] ug_ram

说明：RAM design for FPGA in verilog
<NguyenViet> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] lift

说明：（1）用VHDL实现四层电梯运行控制器。 （2）电梯运行锁用一按钮代替（开锁上电），低电平可以运行，高电平不能运行。 （3）每层电梯入口处设有上行、下行请求按钮，电梯内设有乘客到达层次的停站要求开关，高电平有效。 （4）有电梯所处楼层指示灯和电梯上行、下行状态指示灯。 （5）电梯到达某一层时，该层指示灯亮，并一直保持到电梯到达另一层为止。电梯上行或下行时，相应状态指示灯亮。 （6）电梯接收到停站请求后，每层运行2秒，
<管皮皮> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] FPGAclk

说明：fpga中时序问题的小集合，4中始终方式一出现的问题，解决方法-fpga timing problems in a small collection of 4 means there is always the problem of solution
<黎德才> 在 2025-03-07 上传 | 大小：283kb | 下载：0

[VHDL编程] VerilogHDL

说明：Vhdl langerang is akiund tool of EDA-Vhdl langerang is akiund tool of EDA
<ll> 在 2025-03-07 上传 | 大小：283kb | 下载：0