[VHDL编程] 4bits_alu

说明：实现4位加减乘除的alu，采用超前进位加法和布斯乘法，代码较为简单。-achieve four of the ALU arithmetic using CLA Bush and multiplication, code more simple.
<陈晓炜> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] FPGA_write_sram

说明：FPGA向SRAM中写入数据，VHDL编程-FPGA to the SRAM write data, VHDL programming
<简> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] MaxplusII123

说明：MaxplusII（中文）快速入门，对学习cpld或者FPGA的有帮助-MaxplusII (Chinese) Quick Start, the CPLD or FPGA-learning has helped
<柱陈> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] VERILOGMIAOBIAO

说明：秒表计时器的verilog实现，是一个教授发表的学术论文。有点参考意义。-Stopwatch timer Verilog realize, is a professor of published academic papers. Somewhat useful.
<王义> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] asyn_FIFOrealizedbyVerilogHDL

说明：
<Roger> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] ECU_macros_qn81

说明：FPGA to design in ECU, very help for engineer
<simingceng> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] exa1

说明：8位全加器，为EDA的第一个实验，由半加器和或门组成-8 full adder bit EDA experiment first simple experiment, through the OR gate constructed with half-adder
<朱孟元> 在 2025-03-12 上传 | 大小：255kb | 下载：0

[VHDL编程] 33

说明：基础实验_08_触发器 ：D、T触发器各一-Basic experiment _08_ trigger: D, T flip-flop
<luhairong> 在 2025-03-12 上传 | 大小：255kb | 下载：0

[VHDL编程] ddr3_demo_verilog

说明：基于Verilog HDL的ddr3控制器，适用于lattice的ECP3系列-ddr3 controller based on Verilog HDL，used in lattice ECP3 serial FPGA
<李晓雨> 在 2025-03-12 上传 | 大小：255kb | 下载：0

[VHDL编程] clk_even

说明：利用FPGA编写的通用的偶分频，适合初学者使用-Even general division
<林迷糊> 在 2025-03-12 上传 | 大小：255kb | 下载：0

[VHDL编程] comparator

说明：a vhdl code for comparator
<maleki > 在 2025-03-12 上传 | 大小：255kb | 下载：0

[VHDL编程] CNT12

说明：运用VHDL语言编写的可实现12进制的计数器。(A 12 - scale counter written in VHDL.)
<wo1582145 > 在 2025-03-12 上传 | 大小：255kb | 下载：0