资源列表
[VHDL编程] cb_convert
说明:把串行输入转换为并行输出或并行输入转换为串行输出的过程。能将串行接收到的’1’或’0’字符,每8位按顺序(先接收到的处于低位)排列为一个8位宽的字节输出。为保证数据传输中无误,同时发出一位奇校验位。-The serial input into parallel output to serial or parallel input output process. Capable of serial received a 1 or 0<123> 在 2025-03-12 上传 | 大小:256kb | 下载:0
[VHDL编程] exa1_adder
说明:之前上传的是全加器,这个是自己设计的8位全加器,8位并行全加器-Before uploading the full adder, this is their own design eight full adders, eight parallel full adder<朱孟元> 在 2025-03-12 上传 | 大小:256kb | 下载:0
[VHDL编程] FSK-code-VHDL
说明:FSK的VHDL描述实现,更详尽的说明在代码注释内-FSK VHDL source code<冰凝> 在 2025-03-12 上传 | 大小:256kb | 下载:0
[VHDL编程] sicendianti
说明:VHDL实现四层电梯的控制。状态机、编解码器、触发器、比较器。-Four layers of elevator control is realized by VHDL<徐高兵> 在 2025-03-12 上传 | 大小:256kb | 下载:0
[VHDL编程] DDR-SDRAM-Controller
说明:DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM Controller Using Virtex-5 FPGA Devices<马龙> 在 2025-03-12 上传 | 大小:256kb | 下载:0
[VHDL编程] traffic_control
说明:使用状态机实现交通灯控制实现,包括仿真,修改引脚即可使用-The state machine implements traffic light control<何婷> 在 2025-03-12 上传 | 大小:256kb | 下载:0