资源列表

« 1 2 ... .28 .29 .30 .31 .32 2433.34 .35 .36 .37 .38 ... 4311 »

[VHDL编程cb_convert

说明:把串行输入转换为并行输出或并行输入转换为串行输出的过程。能将串行接收到的’1’或’0’字符,每8位按顺序(先接收到的处于低位)排列为一个8位宽的字节输出。为保证数据传输中无误,同时发出一位奇校验位。-The serial input into parallel output to serial or parallel input output process. Capable of serial received a 1 or 0
<123> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程exa1_adder

说明:之前上传的是全加器,这个是自己设计的8位全加器,8位并行全加器-Before uploading the full adder, this is their own design eight full adders, eight parallel full adder
<朱孟元> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程FSK-code-VHDL

说明:FSK的VHDL描述实现,更详尽的说明在代码注释内-FSK VHDL source code
<冰凝> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程66

说明:基础实验_11_移位寄存器 :线性反馈移位寄存器-Basic experiment _11_ shift register: linear feedback shift register
<luhairong> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程sicendianti

说明:VHDL实现四层电梯的控制。状态机、编解码器、触发器、比较器。-Four layers of elevator control is realized by VHDL
<徐高兵> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程DDR-SDRAM-Controller

说明:DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM Controller Using Virtex-5 FPGA Devices
<马龙> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程char_7seg

说明:七段数码管显示 显示简单字符 显示0~9数字 循环显示4个字符 -Seven-segment LED display simple characters, 0-9 digital loop display four characters
<maomaoyu> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程lab4_1

说明:时钟同步状态机模块化模板,点击转换信号则转换·至下一状态,设置有按键消颤-Clock synchronization state machine Modular template
<刘天> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程pin

说明:verilog 语言 编写。 实现洗衣机 的倒计时 显示。 以及各种洗衣模式的选择,芯片为ek10tc144-3-verilog language. Achieve washing machine countdown display. Laundry and selecting various modes, the chip is ek10tc144-3
<jianyoung> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程traffic_control

说明:使用状态机实现交通灯控制实现,包括仿真,修改引脚即可使用-The state machine implements traffic light control
<何婷> 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程m19

说明:用VHDL语言实现74LS161的功能,以及用74LS161实现模19计数器的功能(Using VHDL language to achieve the function of 74LS161, as well as using 74LS161 to achieve modulo 19 counter function)
<山丘叶 > 在 2025-03-12 上传 | 大小:256kb | 下载:0

[VHDL编程Tutorial2

说明:adder4bit scheme, full adder, half adder, and practice
<Brader > 在 2025-03-12 上传 | 大小:256kb | 下载:0
« 1 2 ... .28 .29 .30 .31 .32 2433.34 .35 .36 .37 .38 ... 4311 »

源码中国 www.ymcn.org