[VHDL编程] SegScanDisp

说明：基于VerilogHDL编写的7段数码显示管动态显示实验开发程序。-7 VerilogHDL prepared based on the digital display tube dynamic display experiment development process.
<sun pei> 在 2025-03-12 上传 | 大小：508kb | 下载：0

[VHDL编程] 32bitcpu

说明：用verilog写的32位CPU源码，通过汇编语言可以实现加减乘除左移右移等运算。并且通过Lookahead算法提高了运算效率，大大节省了运算时间。通过ASC流程可以模拟出其内部电路结构。代码，过程文件，readme在文件夹中-Written by 32-bit CPU verilog source code, assembly language can be achieved through the addition, subtrac
<杨岩> 在 2025-03-12 上传 | 大小：12.9mb | 下载：0

[VHDL编程] Fw_gaitR_shuoshi

说明：一些步态识别方向的优秀硕士论文,对此方向的研究者有一定的帮助-Some of the excellent direction of gait recognition pp, this direction will certainly help researchers
<jim> 在 2025-03-12 上传 | 大小：11.49mb | 下载：0

[VHDL编程] TFT_3.5

说明：乱写说明或说明不够认真 -Write without explanation or descr iption is not enough to seriously
<yangtao> 在 2025-03-12 上传 | 大小：10.82mb | 下载：0

[VHDL编程] simple_CPU

说明：能实现8条指令的简单cpu. 供初学者学习，分模块方式可以更好理解 十分初级入门-simple cpu
<cj> 在 2025-03-12 上传 | 大小：228kb | 下载：0

[VHDL编程] RGB-YUV

说明：VHDL xilinx RGB2YUV for LEARN
<wei> 在 2025-03-12 上传 | 大小：43kb | 下载：0

[VHDL编程] Design_for_cost_Workshop_student_v5d

说明：FPGA XILINX v5的介绍资料，比较好用-FPGA XILINX v5 of the presentation materials, relatively easy to use
<wei> 在 2025-03-12 上传 | 大小：839kb | 下载：0

[VHDL编程] GPS.RAR

说明：本工程包含了一个GPS接收机的基带处理模块，包括信号捕获和跟踪、电文解调等-The project includes a GPS receiver baseband processing modules, including signal acquisition and tracking, message demodulation
<chenqiang> 在 2025-03-12 上传 | 大小：81kb | 下载：1

[VHDL编程] DOC-JTag-cable-drawing

说明：XILNX 的 JTAG 燒錄線內部電路圖. 已經驗証過可行, 配合 XILNX ISE 可直接對 FPGA 編程.-It s the circuit diagram of the XILNX JTAG programming cable. It was approved OK. Can drectly programming the FPGA via ISE platform.
<Andy> 在 2025-03-12 上传 | 大小：19kb | 下载：0

[VHDL编程] watch

说明：EDA数字钟VHDL的程序,它分多个模块进行,主要是采用VHDL语言而不是Verlog语言-the program for digital clock of EDA
<petcat> 在 2025-03-12 上传 | 大小：379kb | 下载：0

[VHDL编程] DDR3

说明：DDR3控制器，基于Altera平台，修改管教后直接可以下载进PFGA-DDR3 controller, based on Altera platform, modify the discipline can be downloaded directly into the PFGA
<andy> 在 2025-03-12 上传 | 大小：546kb | 下载：0

[VHDL编程] 8952

说明：这是一个基于VHDL语言的数字钟设计,它是EDA的一个实例-This is a program for clock ,it is a example for EDA.
<petcatpetcat> 在 2025-03-12 上传 | 大小：123kb | 下载：0