[VHDL编程] beep

说明：用CPLD驱动扬声器实现音乐的播放，程序是用VERILOG写的，-CPLD driver speakers with music player, the program is written in VERILOG,
<wagjur> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] On_fpga_lcd_driver_chip_design

说明：基于fpga的液晶驱动开发过程相关资料，用于借鉴和学习-Fpga-based LCD driver development process relevant information, for reference and learning
<huzhaoji> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] light

说明：汽车尾灯控制电路，一共有七个状态，数电设计实验的作业，左转，右转，刹车，倒车，左转刹车，右转刹车，正常行驶。-Automobile taillight control circuit, a total of seven states, several electric design of the experiment operations, turn left, turn right, brake, reverse, turn left
<Stone Lei> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] chuankou

说明：基于VHDL串口通信，包括原理图和VHDL输入-VHDL-based serial communication, including schematic and VHDL input
<小陈> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] paper_FPGA

说明：基于FPGA控制的高速固态存储器设计，对固态存储器进行了需求分析, 根据航天工程对高速固态存储器的需求, 确定了设计方案。 针对航天工程对高速固态存储器速率要求较高的特点, 在逻辑设计方面采用流水线技术、并行总线技术。在器件选择方面, 采用LVDS构成接口电路, FPGA构成控制逻辑电路电路, SDRAM芯片阵列构成存储电路。设计了高速固态存储器。该设计简化了硬件电路, 大大提高了存储数据的速率。-FPGA-based contro
<lyh> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] PS2

说明：应用VHDL编写的基于FPGA的PS2键盘程序-Applications written in VHDL FPGA-based procedures for PS2 keyboard
<紫云> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] data_interleaver_ise10migration

说明：ofdm通信系统交织的Verilog实现，源码中有两个错误，第二处少了一个begin 第一处为全角半角，自己写一下就行-ofdm data_interleaver
<龚亮> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] Para_to_Seril

说明：用VHDL实现串并变换的程序，FPGA测试成功，正确变换。-String with VHDL implementation and transformation procedures, FPGA test successfully, the correct transformation.
<陈言> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] ex9

说明：一个I2C通信协议的verilog代码，开发环境是Quartus 2,产生结果在数码管上显示-I2C communication protocol of a verilog code, development environment is Quartus 2, produce the results shown in the digital control
<周琼> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] verilogvga

说明：基于spartan3e的vga程序，测试通过，在屏幕上显示大小矩形-Based on the vga spartan3e procedures, tests passed, the size of the rectangle on the screen
<zhangjian> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] DSP_h264_VariableBlockSize

说明：這是用verilog HDL實現H.264可變block大小的源碼。為了使其能在FPGA上運作，還加入了我自己的改善。-A verilog HDL code for H.264 with variable block size and my own improvement.
<Chung-Hao Wu> 在 2025-03-12 上传 | 大小：256kb | 下载：0

[VHDL编程] good

说明：i am a vlsi verilog enginner
<karthi> 在 2025-03-12 上传 | 大小：256kb | 下载：0