[VHDL编程] rgb2565

说明：本程式以readfile方式，對圖檔進行修改格式，將rgb格式修改為565資料格式，可用於VGA顯示圖檔前的圖檔修改-The program to readfile way to modify the format of the drawing will be revised to 565 rgb format, data format, VGA display can be used to modify the drawing bef
<林可雲> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] rom_con_aa

说明：VERILOG 多线程控制程序，实现状态机控制ad采集-VERILOG multi-threaded control program, to achieve a state machine control ad acquisition
<张彬> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Full_Add3

说明：full adder 3 bit test for vhdl
<Suttiwas> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] bcd_sev

说明：Code to display Seven Segment
<Patel> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：Uart lite vhdl descr iption with properties to evaluate performances in data transmission and reception.
<dede> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] sdfsdFifo

说明：这是一个异步fifo的Verilog 代码，该代码的功能是实现异步的first in first out-This is an asynchronous fifo in the Verilog code, the code' s function is to achieve asynchronous first in first out
<Yongjie> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] behavioral_counter

说明：-- This example implements a behavioral counter with load, clear, and up/down features. -- It has not been optimized for a particular device architecture, so performance may vary. Altera recommends using the lpm_coun
<vasil> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ringcounter

说明：ring counter for vhdl code
<kamlesh> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] sobel_verilog

说明：Based on this one-dimensional analysis, the theory can be carried over to two-dimensions as long as there is an accurate approximation to calculate the derivative of a two-dimensional image. The Sobel operator performs a
<siva> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] fsm

说明：VHDL新手入门：有限状态机练习（三段式结构）-VHDL Getting Started: Finite state machine exercises (three-stage structure)
<Domo> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] adc_tlc3548

说明：用于FPGA连接的A/D转换芯片TLC3548-FPGA connections for A/D converter chip TLC3548
<zhangxinye> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ram_dp_sr_sw

说明：dual ram port in verilog
<sayhaa> 在 2024-11-17 上传 | 大小：1kb | 下载：0