[VHDL编程] S2_div

说明：1、时钟分频，可以观看仿真波形 2、可以添加到硬件逻辑分析仪中观看波形-1, clock frequency divide, you can watch the simulation waveform 2, can be added to the hardware logic analyzer for waveform viewing
<myrk> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] max7000vgasync

说明：VHDL animation with simple codes
<Azery> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：基于FPGA的USB接口设计，实现了USB与FPGA的通信-USB interface to FPGA-based design, implementation of the USB communication with the FPGA
<zhao> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：基于FPGA的IIC传输协议的实现，已经验证可以使用-FPGA-based implementation of IIC protocol has been verified using
<zhao> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] 2

说明：ADV7179芯片的驱动程序，基于FPGA硬件实现，已经验证可以使用-ADV7179 chip drivers, FPGA-based hardware implementation has been verified using
<zhao> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] CoarseMeasureSystem

说明：coarse measure in vhdl
<CC83> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：counter in vhdl ... best fit
<CC83> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] parite

说明：decode VHDL parite You can decode a parite on x bytes
<chibou> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] analog.c

说明：jfwletjwevmyrejemrukrk iptyik 67koi
<Joe> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] aditionanticip

说明：Additionneur 16 bits avec calcul anticipé des retenues
<kaream> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] 32-rip-adder

说明：A ripple carry adder allows you to add two 32-bit numbers
<kaream> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Ram-block-code

说明：It is a VHDL code for Block RAM
<Umair> 在 2024-11-17 上传 | 大小：1kb | 下载：0