[VHDL编程] SDHdet

说明：从SDH字节流中，提取E2字节，并按照64K速率分别串行输出E2码流及时钟，其中64K时钟要求基本均匀。-SDH byte stream from the extracted E2 bytes, and the serial output in accordance with rates of E2 64K stream and clock, which clock 64K basic uniform requirements.
<魏可> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] HCRB

说明：设计要求：设计一个自动售货机控制系统。该系统能完成对货物信息的存储、进程控制、硬币处理、余额计算、显示灯功能。可以管理4种货物，每种货物的数量和单价在初始化时输入，在存储器中存储。用户可以用硬币进行购物，按键进行货物选择；售货时能根据用户输入的货币，判断钱币是否足够，钱币足够则根据顾客要求自动售货，钱币不足则给出提示并推出；能够自动计算出应找钱币余额、库存数量并显示。-Design requirements: design of a v
<DAVE> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] hello1

说明：循环显示hello的vhdl程序，很实用哦，我们都试过-Hello, vhdl program cycle shows, it is practical Oh, we have tried
<yuan> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] uartin

说明：串口通信，实现数据的串并转换，以及并串转换-Serial communication, serial and parallel data conversion, and parallel to serial conversion
<孙倩华> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] new

说明：four bit shift register verilog code-four bit shift register verilog code
<aftab> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：VHDL常用的计数器模块，包括各种类型的计数器，可供参考-commonly used VHDL modules, including counters, decoders, encoders, latches, etc., can be used as reference
<nie> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：clk_sys为输入时钟，rst为复位信号，clk_out为输出分频时钟，div_num为分频数目。多少分频就把div_num赋多少值。-awet.etr.ert.ewtewjtr eqtr ert ert ewr erwrt ewrt ret5 asd er.
<happybrave> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] sin

说明：用vhdl语言编写的余弦函数，-Vhdl language with the cosine function. . . . . . . .
<老郑> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] FJYFP

说明：用vhdl语言编写的分频程序，一个50分频，一个100分频，一个19200分频-Written by vhdl divide program, a 50-band, a 100 frequency, a frequency of 19200
<老郑> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] calendar

说明：一个简单的日历子系统，有闰月检查，非常简单-A simple calendar subsystem
<绿竹小子> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] snake

说明：在数码管上跑的贪吃蛇Verilog 程序-In the digital Verilog programs run on Snake
<绿竹小子> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] shijianzhong

说明：时间钟是设计，主要实现时间的计算和整点报时-goole good
<陈> 在 2025-01-12 上传 | 大小：1kb | 下载：0