[VHDL编程] 2

说明：格雷码转换 计数器的实现 两个程序的实现-Gray code conversion Implementation of counter
<guoliang> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl8shift

说明：8位移位寄存器 8位移位寄存器 8位移位寄存器-8bit shift register8bit shift register8bit shift register8bit shift register8bit shift register8bit shift register
<wangyongzhi> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] encode_8bl0b

说明：8b10b的verilog编码程序，已经验证过没有问题，效果比以前的要好-8b10b the verilog coding process has been proven there is no problem, the effect is better than before
<孙翠> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] counter_net

说明：counter verilog code
<mahesh> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] SEND422

说明：这是用VHDL编写的代码，是RS422在UART协议层上实现数据发送的过程，很有用的啊！-It is written in VHDL code, is RS422 UART protocol layer in the data transmission process, useful, ah!
<xingzhanpeng> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] dds-design

说明：fpga实现dds，实现任意波形输出信，设计代码verilog-dds fpga realization
<cc> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Luckey

说明：VHDL 频率可变的任意波形发生器-vhdl pinlvketiao renyiboxingfashengqi
<vampire> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] music.v

说明：用VHDL硬件描述语言在CPLD实现播放音乐-VHDL hardware descr iption language used for playing music in the CPLD
<jiajinying> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC

说明：DAC spartan 3e starter
<Truong Toan> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] wanyongbiao

说明：EDA的课程设计，可以实现带有两位分和两位秒的四位数码表显示-EDA curriculum design can be achieved with two minutes and two seconds, four digital table shows
<SCC> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] miaobiao

说明：1. 设计数码管显示的秒表。 2. 能够准确的计时并显示。 3. 开机显示00.00.00。 4. 用户可以随时清零、暂停、计时。 5. 最大记时59.59.99分钟，最小精确到0.01秒 -1. Design digital display of a stopwatch. 2. Can be accurately timed and displayed. 3. Power Show 00.00.00. 4. Use
<pp> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Rake_Receiver

说明：用Verilog HDL语言实现一个Rake接收机的最大比合并准则，其中3路输入数据是并行相关输出-Verilog HDL language with a Rake receiver maximum ratio combining criteria, of which 3 related to the parallel input data is output
<张茂磊> 在 2024-11-17 上传 | 大小：1kb | 下载：1