[VHDL编程] delay

说明：短小易用的时序延迟程序，适用于Xilinx公司的FPGA产品-delay.vhd for Xilinx FPGA
<xhnhd> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] juanji

说明：FPGA的卷积编码小程序，VHDL描述，参数为2，1，7.-2,1,7 cov with VHDL.
<xhnhd> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] dif_jiaorao

说明：FPGA适用的加扰和差分编码程序，VHDL描述，适用于Xilinx FPGA-for Xilinx FPGA
<xhnhd> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] ROM

说明：本代码实现的是生成随机数的verilog 代码。可在ModelSim中仿真-The code is the verilog code to generate random numbers. In the simulation in the ModelSim
<kmao> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] debounce_logic

说明：This HDL Module take input from any mechanical switch and give the stable output without glitches.
<Chander Shekhar> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] comm

说明：串口通信电路VHDL描述，采用ISE环境开发-VHDL descr iption of serial communication circuits
<周涛> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] altpllpll

说明：MP3 player for nios -MP3 nios HW priject
<refui> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] dual_port_rom

说明：dual port ram, it is having two data lines and two address lines at a time we can access two data from the two data lines
<srinivas> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] hanming

说明：用Verilog语言实现汉明编码，很粗燥，是大三的时候做的-With the Verilog language Hamming code, it is rough dry, a junior at the time to do
<xiaohuai> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_teiler

说明：clk for system fpga to pci card-clk for system fpga to pci card
<sina> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] adc0809

说明：VHDL实现AD采样控制，程序简单，调试方便-AD sampling control VHDL implementation, the program is simple and convenient debugging
<大哥哥> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] rotary_led

说明：module rotary_led(clk,reset,R_A,R_B,LED_DATA) input clk -module rotary_led(clk,reset,R_A,R_B,LED_DATA) input clk
<lance> 在 2025-01-12 上传 | 大小：1kb | 下载：0