[VHDL编程] 1

说明：基于VHDL的三层电梯控制器-VHDL-based three-story elevator controller
<aiyun> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] two_way_traf_mark

说明：FSM code in verilog, discribing a traffic two way traffic light crossing
<zs87112> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] afifo

说明：verilog编写的异步FIFO代码，功能仿真时是正确的。-verilog code written in asynchronous FIFO, functional simulation is the right time.
<查乐> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] sfifo

说明：verilog编写的同步FIFO，功能仿真完全正确，大家可以参考下。-verilog write synchronization FIFO, functional simulation completely correct, we can refer to the next.
<查乐> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_control

说明：用verilog 实现的简易串口驱动模块儿，引脚简单，易用，可自己增减配置-verilog uart
<zhang da> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] shigfr

说明：循环移位，实现cpld控制dac的数据采集，分时传输来那个词数据-Cyclic shift, to achieve control dac cpld data collection, sharing of data transmission to the word
<shujun> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] kb_code

说明：a source code of interface between keyboard and FPGA.
<quy> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Freq_kx11

说明：用51单片机的定时计数器0脉冲进行计数，并用LCD1602显示，如果脉冲特性好，精度可以达到1Hz，带宽1Hz-50KHz（系统时钟12M）-With 51 SCM timing counter pulse count, and 0 LCD1602 shows that if the pulse, precision can reach 1Hz, 1Hz bandwidth 50KHz- 12M clock (system).
<Julia> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] final

说明：vhdl编写的控制vga显示器显示条形信号-vhdl vga write control signal bar display
<李一峰> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] step_motor

说明：步进电机是一种能够将电脉冲信号转换成角位移或线位移的机电元件，它实际上是一 种单相或多相同步电动机。单相步进电动机有单路电脉冲驱动，输出功率一般很小，其用途 为微小功率驱动。多相步进电动机有多相方波脉冲驱动，用途很广。使用多相步进电动机时， 单路电脉冲信号可先通过脉冲分配器转换为多相脉冲信号，在经功率放大后分别送入步进电 动机各相绕组。每输入一个脉冲到脉冲分配器，电动机各相的通电状态就发生变化，转子会 转过
<ken> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] booth

说明：一个booth乘法器的小例子, 有助于理解booth算法-An example for a booth multiplier in Verilog HDL
<mirror> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] crc

说明：非常不错的CRC冗余纠错编码Verilog源码-非常不错的CRC编码Verilog源码
<dsahd> 在 2024-11-16 上传 | 大小：1kb | 下载：0