[VHDL编程] multiplier_csa

说明：8 bit Multiplier, CSA type
<kk> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] PWM

说明：This a PWM (pulse-width modulation scheme code in VHDL)-This is a PWM (pulse-width modulation scheme code in VHDL)
<usama> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Muliply

说明：16-bit multiplier in VHDL
<ahf> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] adc16bit

说明：ADC — 16bit-adc 16bit
<邓岚> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ADPCMEncoder

说明：ADPCM encoder with ICON, VIO, ILA, working on Xilinx ISE and chipscope.
<DANIEL PAN> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] myCounter_top

说明：A simple Counter code inculdes core of ICON VIO ILA, works on ISE 12.2 and chipscope to test the board.
<DANIEL PAN> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Logicos

说明：Is a Simple andOr, xor, sr circuit on Verilog and his testBench
<Andrejo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] pruebacont

说明：Param Counter Verilog
<Andrejo> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 5

说明：基于FPGA的数字秒表的VHDL设计,论文,有主要程序-FPGA-based VHDL design digital stopwatch, paper, a major program
<孤星寒> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：序列检测器设计VHDL源程序 任意输入串行数据串-VHDL source code sequence detector design arbitrary string of serial data input
<terry> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：控制电话信令 完成忙碌 等待 回铃音振铃等-Signaling complete control over telephone ring so busy waiting ringback tone
<newm> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] leftrotate

说明：VHDL code of left rotate
<hzhou> 在 2024-11-16 上传 | 大小：1kb | 下载：0