资源列表
[VHDL编程] verilog-code-for-varying-pulses
说明：The program is written in verilog. The code is written to output a sequence of pulses with a width of that of the clock. the sequence is in the order of 1,2,3,1,5 ms delay<Srinath> 在 2025-04-24 上传 | 大小：110kb | 下载：0
[VHDL编程] digtalsignal
说明：数字信号发生器，能产生20Mhz的数字信号，能实现信号频率转换-The digital signal generator, can produce 20Mhz digital signal, the signal frequency conversion<quan> 在 2025-04-24 上传 | 大小：110kb | 下载：0
[VHDL编程] Image-Enhancement
说明：VHDL实现图像增强的文件说明，内容详细-VHDL realization of image enhancement, file descr iption, detailed<迷呼虫> 在 2025-04-24 上传 | 大小：110kb | 下载：0
[VHDL编程] Lab2_Part2
说明：converts a 4-bit binary code to 2-digital BCD code in verilog code. Implements on educational kit Altera MAX7000s EPM7128SLC84-7.<Henna Tan> 在 2025-04-24 上传 | 大小：110kb | 下载：0
[VHDL编程] SGDMA_dispatcher
说明：SGDMA包含以下特性： l 根据描述符进行中断使能 l 包传输长度限制 l 视频帧缓冲驻留 l 不对齐存储器访问 l 静态和可编程突发处理 l 数据位宽高达1024-bit l 独立的收发描述符缓冲 l 支持64-bit地址 (必须使用 Qsys 12.1或之后的版本) l 4GB缓冲传输 l 可编程跨越（以字为单位） l 可编程添加描述符 l 用户可定制功能（提高逻辑和存储器利用率）-<rachel> 在 2025-04-24 上传 | 大小：110kb | 下载：0
[VHDL编程] biquad_latest.tar
说明： IIR filter with two poles and two zeros<tjayaprakash> 在 2025-04-24 上传 | 大小：110kb | 下载：0
[VHDL编程] Verilog的135个经典设计实例
说明：编程基础包括一些实用例子，有中文注释，可以直接阅读(Programming basis, including some practical examples, there are Chinese notes, you can read directly)<hfw6310 > 在 2025-04-24 上传 | 大小：110kb | 下载：0
[VHDL编程] 现代信号处理2014真题
说明：网易旗下利用大数据技术提供移动互联网应用的子公司,过去8年,先后推出有道词典、有道翻译官、有道云笔记、惠惠网、有道推广、有道精品课、有道口语大师等系列产品。(NetEase's subsidiary of big data technology provides mobile Internet applications. In the past 8 years, it has launched products such as Youd<兵880> 在 2025-04-24 上传 | 大小：110kb | 下载：0