[VHDL编程] 状态机设计

说明：详细说明状态机的设计，用VHDL实现，是不错的教程-detailed state machine design, VHDL, is a good guide
<wl> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] Example-2-1

说明：这些是verilog的开发实例,仅供参考.实例1-These are examples of the development of Verilog, for reference purposes only. Example 1
<john> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] veriexamples

说明：非常多的verilog实例，对于刚入门者比较有用-lot of verilog example, just beginners more useful
<kg> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] VerilogHDLjihe

说明：王金明的Verilog HDL程序集合，包含各个常用的程序-guo Verilog HDL procedures set includes all commonly used procedures
<weishenghe> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] examples(verilog)

说明：verilog 语言实例，对于新手学习有很大帮助的实例-Examples of Verilog language, the novice has to learn very helpful examples of
<心音> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] couuseware_Verilog_QingHuaUniversity

说明：次文件乃清华大学的VerilogHDl语言的教学课件，电子专业搞硬件开发的可以参考参考！-Meeting papers were laid on Tsinghua University VerilogHDl language courseware, electronic hardware engage in professional development can refer to reference!
<秦惜惜> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] miaobiao

说明：完整的的倒计时秒表设计（指示带闪烁）ＶＨＤＬ代码，Ｑuartus 2开发环境，Archive文件，在Ｑuartus2解压即可。-Complete countdown stopwatch design (with flashing instructions) VHDL code, Quartus 2 development environment, Archive documents, in Quartus2 can extract.
<李淡> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] VerilogJIAOCHENG

说明：
<刘英> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] exampl

说明：很好的一个设计，希望对大家有用，多多支持我-A good design, everyone would like to be useful, a lot to support my
<张犇> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] verilog

说明：有例程和VERILONG语言的描述,可能对初学者有用.如果谁有好的VERILONG自己写的程序,请大家上传一些,借鉴一下-Have routines and VERILONG descr iption language may be useful for beginners. If good VERILONG who write their own procedures, please upload some U.S. learn fr
<李> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] example.verilog.pdf

说明：关于verilog的大量例子，通过这些例子的掌握，可以设计任何常用的程序。-On a large number of examples of Verilog, through mastery of these examples, you can design any commonly used procedures.
<李里> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] Verilog的135个经典设计实例

说明：Verilog HDL的13个经典实例。经过验证，值得学习(The 13 Verilog HDL classic examples. After verification, worth learning)
<我法提了> 在 2025-04-24 上传 | 大小：110kb | 下载：0