[VHDL编程] dsfs

说明：扫描信号从C3 ～C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为0100时,则扫描第1行中的四个按键, 以此类推.如果有按键被按下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ～R0 的输出信号与C3～C0的-scan signal from C0 to C3 i
<杨要强> 在 2025-04-24 上传 | 大小：110kb | 下载：0

[VHDL编程] EDK_timer_ex

说明：EDK_timer_ex定时器计数器的开发 -EDK_timer_ex timer counter Development
<杨明> 在 2025-04-24 上传 | 大小：110kb | 下载：1

[VHDL编程] firISPdesign

说明：fir ISP design fir VHDL VHDL编程滤波的硬件描述语言实现，包括VHDL语言和verilog语言-fir fir VHDL design ISP programming VHDL hardware descr iption of the filter language , including the VHDL language and verilog
<xiong> 在 2025-04-24 上传 | 大小：110kb | 下载：0

[VHDL编程] rschufaqi

说明：此程序是根据rs触发器的功能用VHDL语言描述的RS触发器，供同学们学习交流-This program is based on the RS flip-flop rs flip-flop functions described in VHDL language for students learning exchanges
<魏银玲> 在 2025-04-24 上传 | 大小：109kb | 下载：0

[VHDL编程] S2_counter_NEW

说明：设计一个以十进制为基础的计数器，实现从 0 开始的计数功能；本实验主要是利用开发板上面的数码管实现一个十进制计数器的功能，计数范围0000-9999，可实现循环计数。先输入verilog 程序，然后在 QuartusII 中做波形仿真，通过后下载程序在数码管上查看计数器的功能。-Designing a decimal-based counters, a zero-counting function this experiment i
<赵厉> 在 2025-04-24 上传 | 大小：109kb | 下载：0

[VHDL编程] ram256x8

说明：256*8存储器，采用Verilog语言编写-256*8 memory, using Verilog language
<890921> 在 2025-04-24 上传 | 大小：109kb | 下载：0

[VHDL编程] fpuvhdl_latest.tar

说明：floating point unit which gives more precision output
<madhu> 在 2025-04-24 上传 | 大小：109kb | 下载：0

[VHDL编程] des

说明：des algorithm Simple
<kalyan> 在 2025-04-24 上传 | 大小：109kb | 下载：0

[VHDL编程] spi_master

说明：使用verilog语言实现FPGA下的SPI的主机模式，波特率为晶振时钟的五分之一，发送稳定-Using verilog language to achieve the SPI under the host mode, the baud rate is one-fifth of the crystal clock, send stable
<张仑仑> 在 2025-04-24 上传 | 大小：109kb | 下载：0

[VHDL编程] fpga errata

说明：dont download it, because it is fake
<friede17> 在 2017-04-22 上传 | 大小：109.03kb | 下载：0

[VHDL编程] sp6

说明：使用赛林思公司fpga开发的8为led流水灯程序。(Using, a company developed by FPGA, is a LED running water lamp program.)
<xshtx > 在 2025-04-24 上传 | 大小：109kb | 下载：0

[VHDL编程] 公交报站

说明：简单的公交报站程序，使用verilog HDL语言编写(Simple bus stop program, the use of Verilog HDL language)
<bearlily1314 > 在 2025-04-24 上传 | 大小：109kb | 下载：0