[VHDL编程] chengxu

说明：基于FPGA的DDS信号发生器设计，可以运行并出结果-The spurious signal generator based on FPGA design，Can run and out the results
<高月华> 在 2025-04-24 上传 | 大小：16kb | 下载：0

[VHDL编程] 1-5

说明：5个Spartan-3e开发板的国外大学的使用源码。学习好资料。-5 Spartan-3e development board to use source of foreign universities. Study and information.
<leo wong> 在 2025-04-24 上传 | 大小：3.31mb | 下载：0

[VHDL编程] vga

说明：vga显示，可以用fpgavga连接显示器显示彩条，简单实用的verilog程序-vga display, you can connect with fpgavga display color bars, simple and practical procedure verilog
<白玉> 在 2025-04-24 上传 | 大小：385kb | 下载：0

[VHDL编程] crc

说明：For implementing the CRC in verilog or VHDL
<test> 在 2025-04-24 上传 | 大小：98kb | 下载：0

[VHDL编程] ecc

说明：For implementing the Hamming coding in verilog or VHDL
<test> 在 2025-04-24 上传 | 大小：129kb | 下载：0

[VHDL编程] DRAMsimManual

说明：DRAM simulator implemented in verilog/VHDL
<test> 在 2025-04-24 上传 | 大小：442kb | 下载：0

[VHDL编程] lock-and-lcd

说明：基于博创实验箱UP-CUP-FPGA2C35-Ⅱ和Verilog HDL硬件描述语言，分为按键输入模块、LED指示灯模块及LCD显示模块，采用按键BTN1、BTN2作为输入端输入四位密码与事先设定的密码进行匹配，由D1、D2、D3、D4四盏LED灯来指示输入密码的位数。开机时，LCD显示“HELLO! WELCOME!Enter the code:当”，密码输入正确时，LED灯D7亮，同时在实验箱LCD显示屏上显示字符串“Good! W
<吴寿武> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] redwire

说明：基于FPGAEASY060的红外发送，接收及数码管显示-Based on the FPGAEASY060 infrared sending, receiving and digital tube display
<吴寿武> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Find_The_Prime

说明：VHDL 代码，用于查找一个数列的素数搜寻器。-Prime Number comparator
<hzhou> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] VGA_PS2

说明：使用键盘控制显示器上矩形框的移动。使用verilog HDL编写。已经在spartan3-E开发板上实现。保证好用。-Use the keyboard to control the movement of the display rectangle. Prepared using verilog HDL. Has been achieved spartan3-E on the development board. To ensure e
<zhangwei> 在 2025-04-24 上传 | 大小：1.7mb | 下载：0

[VHDL编程] Verilog

说明：verilog使用入门教程。十分适合初学者阅读。word文档中有很多编程经验，很值得借鉴。很好的东西。-verilog Getting Started tutorial. Very suitable for beginners to read. word document, there are many programming experience, it is worth learning from. A good thing.
<zhangwei> 在 2025-04-24 上传 | 大小：1.86mb | 下载：0

[VHDL编程] CRC

说明：基于VHDL的CRC编解码器设计，非常好用的哈。我的毕业设计内容-The CRC VHDL-based codec design, very easy to use, ha. The contents of my graduation
<kaicer> 在 2025-04-24 上传 | 大小：96kb | 下载：0