[VHDL编程] assembler

说明：PicoBlaze的开发压缩包,PicoBlaze的编译器.-PicoBlaze Development compressed packet, PicoBlaze compiler.
<mao> 在 2025-04-01 上传 | 大小：77kb | 下载：0

[VHDL编程] VerilogHDL_training

说明：verilog基础练习，介绍怎样编写测试文件和仿真-Verilog based on exercises, how to introduce the preparation of test documentation and simulation
<flyer> 在 2025-04-01 上传 | 大小：77kb | 下载：0

[VHDL编程] Verilog

说明：这是verilog的练习题，希望帮助学习erilog的同学已经学者-This is a Verilog the exercises, in order to help students learn erilog have scholars
<linsicheng> 在 2025-04-01 上传 | 大小：77kb | 下载：0

[VHDL编程] VHDL的八层电梯设计

说明：这是一个基于VHDL的八层电梯的完整源代码
<635218465@qq.com> 在 2013-04-26 上传 | 大小：76.5kb | 下载：0

[VHDL编程] basicgates

说明：Verilog Code for Basic Gates implementation with testbench-Verilog Code for Basic Gates implementation with testbench..
<Dhaval> 在 2025-04-01 上传 | 大小：76kb | 下载：0

[VHDL编程] Pico_Lab3_Uart

说明：FPGA嵌入式编程,PicoBlaze实现方式。ISE和XPS混合方式-FPGA embedded programming, PicoBlaze implementation. ISE and XPS hybrid approach
<husileng> 在 2025-04-01 上传 | 大小：76kb | 下载：0

[VHDL编程] axi_jesd204b

说明：ADI JESD204接口的ADC与Xilinx FPGA接口IP，包含Verilog和VHDL源代码，AXI总线接口，ADC串行控制接口-ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface
<Eddie> 在 2025-04-01 上传 | 大小：76kb | 下载：1

[VHDL编程] tiaozhi

说明：基于verilog HDL的数字正交解调FPGA实现，仿真结果验证正确，IDE为vivado 2014- U57FA u4E8Everilog HDL u7684 u6570 u5B57 u6B63 u4EA4 u89E3 u8C03 u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u6B3 u786E uFF0CIDE u4E3Av
<陈涛> 在 2025-04-01 上传 | 大小：76kb | 下载：0

[VHDL编程] labview串口及传感器测试

说明：已经测试通过的labview串口及传感器上位机接收端。
<957623081@qq.com> 在 2017-09-14 上传 | 大小：76.53kb | 下载：0

[VHDL编程] lab3

说明：lab 3 system generator : Signal Routing
<mohsaber> 在 2025-04-01 上传 | 大小：76kb | 下载：0

[VHDL编程] 方案二

说明：本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计，系统由AGC（自动增益控制）电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成，其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致，比较电路将前级电路输出的信号转换成CPLD,利用等精度测频原理，实现闸门时间1S的高精度测量。单片机通信处理数据并显示，数据表明，系统精度达到发挥部分要求。(Th
<小竹丶> 在 2025-04-01 上传 | 大小：76kb | 下载：0

[VHDL编程] Signal

说明：基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)
<蜗牛i不会飞> 在 2025-04-01 上传 | 大小：76kb | 下载：0