[VHDL编程] 16multi16

说明：vhdl语言实现的16乘16的点阵显示设计代码，调试通过，可借鉴-VHDL language to achieve the 16 by 16 dot matrix display design code, debug is passed, can learn from
<yj> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] Tips_C6713

说明：都是一些verilog的小技巧,有兴趣的可以-Are small Verilog skills, are interested in can
<熊> 在 2025-04-02 上传 | 大小：292kb | 下载：1

[VHDL编程] 8051core-Verilog

说明：8051core-Verilog 用Verilog写的8051内核 很不错的-8051core-Verilog with Verilog cores 8051 wrote a very good
<awake> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] QPSK

说明：用VHDL语言实现QPSK调制功能和解调功能,-Using VHDL language features QPSK modulation and demodulation functions,
<fangyingjie> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] SST39VF3201

说明：flash interface controller, verilog coding
<jason> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] Quartus_fft_ip_core

说明：Quartus中fft ip core的使用(modelsim 仿真FFT ip core 结合QUARTUS II 联合调试)-Fft ip core in Quartus use (modelsim simulation FFT ip core integration QUARTUS II Joint Commissioning)
<刘晓彬> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] verilog

说明：可综合的Verilog语法（剑桥大学，影印）-Can be integrated Verilog syntax (Cambridge, photocopying)
<wx> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] VHDLLED

说明：VHDL点亮LED的程序. 利用分频器来实现。-VHDL LED PROGRAM
<te> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] DDS-top

说明：能够基于DDS实现输出正弦波形的一部分程序，利用Verilog HDL语言编写。-Able to achieve based on the DDS output sine wave-shaped part of the procedure, the use of Verilog HDL language.
<evil> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] vhdl2005tutorial

说明：tutorial to VHDL resume
<Mariomex> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] SOPCBuilderIPdesign

说明：SOPCBuilder用户IP自定义设计，里面讲解了如何按照用户需求自己编写HDL代码来做为v文件，值得参考-SOPCBuilder users to customize the design of IP, which explain how to user needs in accordance with their own HDL code to do the preparation of documents for v, it i
<铜铁锌> 在 2025-04-02 上传 | 大小：292kb | 下载：0

[VHDL编程] synthesizable_Verilog_syntax_and_semantics

说明：《可综合的Verilog语法》国外著名大学老师编写，对于理解verilog HDL文件的可综合与不可综合会有帮助。-synthesizable Verilog syntax and semantics,by teachers from university of Cambridge,It is userful for verilog HDL design.
<邓涛> 在 2025-04-02 上传 | 大小：292kb | 下载：0