[VHDL编程] qpsk

说明：用ISE10.1 实现的简单qpsk功能实验-qpsk lab achviment
<wensely> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] VHDL-music-generator-report-code

说明：VHDL实现音乐发生器,并进行FPGA验证！报告中含有各模块详细代码，和仿真波形！-VHDL music generator and FPGA verification! The report contains a detailed code of each module, and the simulation waveform!
<一个好人> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] an488

说明：Motor control solutions for industrial applications
<azam> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] UART_test

说明：用于全国大学生电子设计大赛，一个基于FPGA的串口测试程序-For National Undergraduate Electronic Design Contest, an FPGA-based serial testing procedures
<谢天> 在 2025-03-29 上传 | 大小：75kb | 下载：1

[VHDL编程] PSK-modulation-VHDL

说明：PSK调制与解调VHDL程序及仿真，本文为DOC文档，附有源码和仿真波形-PSK modulation and demodulation VHDL program and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] joint-gate

说明：fpga verilog入门经典系列完整版，下载即用:异或门-fpga verilog yihuo men
<wdlpt> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] AHB_UVC_and_AHB_IC_Verificat

说明：ahb uvc is an on chip communication protocol for high speed integration and low power utilities performance protocols widely used in all vip applications
<naveen kumar> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] Viterbi_algorithm_VeeRen

说明：Viterbi algorithm using Verilog
<hr> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] part1

说明：The experimental control development board to complete the above SDRAM read and write capabilities. SDRAM write data inside first and then read out the data to compare, if you do not match the changes on the adoption o
<mehdi> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] 4.5fenpingqi

说明：基于FPGA的关于verilog语言的4.5分频器及其仿真波形图-FPGA based on verilog language frequency divider and its simulation waveform in figure 4.5
<李凯> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] Quartus_II_15.0_crack_Windows

说明：Quartus_II_15.0破解器_Windows版-Quartus II 15.0 crack for Windows
<熊丽亚> 在 2025-03-29 上传 | 大小：75kb | 下载：0

[VHDL编程] 32位CPU IVERILOG源码

说明：介绍在FPGA中如何实现32位CPU涉及到额 IVERILOG源码(Describes how to implement 32 bit CPU in FPGA, involving the amount of IVERILOG source code)
<WaaDee > 在 2025-03-29 上传 | 大小：75kb | 下载：0