[VHDL编程] verilog4

说明：用verilog语言编写的数码管显示实验程序。通过分频计数来使数码管以640ms间隔从1变化到F。压缩包内也包含此数码管显示实验程序的modelsim仿真文件。-Verilog language with digital display test program. By dividing the clock count to make the digital control to 640ms intervals from 1 to F.
<广子> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] cycloneIII_3c25_start_my_first_fpga

说明：Q11 cyclone III 3c25 start my first fpga for cyclone 3 starter board altera
<alex> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] PS2VGA_GAME_C5H

说明：打砖块游戏 vga输出 ps2输入 vhdl源代码-vhdl game vgaoutput ps2 output
<知府> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] DM9000A

说明：RJ45封装，及DM9000A代码,希望对初学者有点帮助-Rj45 footprint and Dm9000A souce code
<david> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] PS_2

说明：时钟为50MHz的 可以用的,在fpga开发板上测试过的，可以直接拿来当做模块用-Clock to 50MHz . can be used
<jay> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] ds18b20_seg7

说明：基于 FPGA+ds18b20 温度计 设计 一ds18b20接受 数据 以数码管 显示温度-Designed based on FPGA+ Ds18b20 thermometer ds18b20 accept the data to the digital display temperature
<季阳阳> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] DVF

说明：分频器设计,用vhdl语言进行描述，主要解决分频器-DVF
<方锦跃> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] eetop.cn_vgachar

说明：对于初学者来说，FPGA的VGA显示，非常的基础，本文就介绍了，其基本用法。-For starters, the FPGA' s VGA display, the very basis of this paper, the basic usage.
<夏建龙> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] ICAD

说明：基于verilog的A/D采样控制电路设计，包括代码和仿真图像-Verilog based on the A/D sampling control circuit design, including code and simulation images
<李阳> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] ca03

说明：Floating Point Arithmetic lecture notes. It includes floating point arithmetic design for CPU. Also, it mentions about which standarts are used. And IEEE standart for floating point arithmetic also in there.
<niziplimali> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] OLED_on_ZedBoard-master

说明：开发板zedboard上的OLED的控制，采用开发工具ise，熟悉OLED的工作原理，推荐给大家-Control board zedboard on OLED development, the use of development tools ise, familiar OLED works, recommend it to everyone
<成功> 在 2025-04-03 上传 | 大小：77kb | 下载：0

[VHDL编程] CAN-BUS-with-Verilog

说明：CAN 总线的verilog是实现与设计 很好的资料-implementation of can bus use verilog
<李研> 在 2025-04-03 上传 | 大小：77kb | 下载：0