[VHDL编程] 多周期参考代码

说明：多周期参考代码
<jjlfolk@yahoo.cn> 在 2012-04-09 上传 | 大小：73kb | 下载：0

[VHDL编程] Example-2-5

说明：这些是verilog编程实例5,仅供参考-These are examples of Verilog Programming 5 for reference
<john> 在 2025-03-24 上传 | 大小：73kb | 下载：0

[VHDL编程] altera

说明：这是一个加法器的实验程序图，有不足之处请指正-This is an adder diagram of the experimental program, please correct the inadequacies
<ld> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] ep1c6_11_freqtest

说明：十进制计数器，以及数码管显示模块，属于FPGA基础学习，欢迎大家下载-Decimal counter, as well as the digital display module belonging to the FPGA-based learning are welcome to download
<川虎> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] sw_led_test

说明：拨码开关输入LED显示实验，用于FPGA开发板-DIP switch input LED display experiment for FPGA development board
<刘西> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] SW-LED

说明：this code show to use Altium to coding Switch and LED on FPGA-CPLD -this code show how to use Altium to coding Switch and LED on FPGA-CPLD
<fazel> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] PSK-mod-demod-VHDL

说明：vhdl版本的bpsk调制和解调程序，超级实用-bpsk vhdl mod/demod
<gone> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] ReadFifo

说明：QuartusII 15.0版本中，在Qsys中建立的自己定制的符合Avalon总线协议的IP核，实现功能将输入的TS流识别并存储到FIFO中，Nios核再通过总线对数据进行读取-QuartusII 15 version of the Qsys in to establish their own custom Avalon bus protocol in line with the IP core, the realization of
<艾馨> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] LCD126484显示汉字

说明：FPGA项目设计，12864显示汉字。。。。。。。(FPGA project design, 12864 shows Chinese characters.)
<tws1011 > 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] test333333333

说明：not tested yet but dont sownload. just tested code
<kal123> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] posedge_detect

说明：使能信号往往为一个脉冲，本程序实现对使能信号的检测(The enabling signal is often a pulse. This program realizes the detection of the enabling signal)
<小明与小明> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] BrentKung32

说明：32 bit brent kung adder
<mdursun> 在 2025-03-24 上传 | 大小：72kb | 下载：0