资源列表

« 1 2 ... .65 .66 .67 .68 .69 1770.71 .72 .73 .74 .75 ... 4311 »

[VHDL编程ddr_cyc

说明:memory model of a ddr
<khalil> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程I2C_PCF8563

说明:AVR 单片机 iic读写PCF8563的程序-Iic PCF8563 AVR microcontroller to read and write procedures
<姜迁里> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程oldadd2

说明:Distributed Programming in CORBA adder parallel Adder version 0 CORBA
<falcon> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程texi

说明:以单片机为中央控制器,设计一台出租车计价系统。系统中的直流电源由车载电源提供,电源电压为+9V~+24V。行驶里程传感器不需要设计,假设它具有汽车每行使1km提供1000个脉冲信号的特性。显示器可以采用LED数码管或LCD液晶显示模块。 应达到的技术指标: 1、 白天、晚上分别设置不同的里程单价,两位数码显示“X.X”,并用一键控制转换及 显示; 2、 两位数码显示车辆行使的里程数“XX”; 3、 营运起步价为5.0
<yangzhen> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程FPGA-FIFO-VHDL

说明:这是一个基于FPGA的异步FIFO设计,利用的VHDL硬件描述语言,内容分析清楚,附带完整代码-This is an FPGA-based asynchronous FIFO design, the use of VHDL hardware descr iption language, content analysis, with complete code
<yanjiajun> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程8-way-Responder

说明:8路抢答proteus 说明:1,该抢答器,复位时刻,显示计时位0秒. 2,待主持人宣布完问题后,按下开始计时按钮,则等待8位选手抢答: 若有人抢答,则在显示屏上显示出选手编号,让其回答问题,并倒计时20S,限制20S的作答时间;若无人抢答,则重新开始计时,这时需要主持人再次按下开始按钮; 3,在这之前,若主持人还未宣布开始,若有人抢答,则宣布犯规,并且显示出相应的选手号码,给出相应的惩罚;-8-wa
<祖兴水> 在 2025-03-27 上传 | 大小:73kb | 下载:1

[VHDL编程SPI_slave-SPI-control-ADS8364

说明:FPGA控制ADS8364采集,采集的数据通过SPI上传,SPI做从机slave。-FPGA control ADS8364 acquisition, upload the data collected through the SPI port, SPI do slave slave.
<瞿盛> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程PCF8563

说明:quartus ii 实时时钟pcf8563工程及源码 Verilog hdl 实现iic总线-quartusii realtime pcf8563 project and code and IIC verilog hdl
<zhaoyulong> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程VHDLkechengsheji

说明:VHDL的音乐播放器课程设计,相关代码和设计思路步骤都有,方便学习,参考。-VHDL music player curriculum design, the code and design steps, easy learning and reference.
<景生> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程bujinji-(kuozhan)

说明:基于CPLD的步进电机控制实现,使用VHDL语言进行编程,通过控制开关,可以实现正转快速,正转慢速,反转快速,反转慢速四种不同的状态。- Based on CPLD stepper motor control implementation using VHDL language programming, by controlling the switch, you can achieve fast forward, slow for
<孙大幕> 在 2025-03-27 上传 | 大小:73kb | 下载:1

[VHDL编程lab6-3-8DECODER

说明:数字设计和计算机体系结构:用verilog语言描述3-8译码器的设计与实现-Digital design and computer architecture: use verilog language describe 3-8 decoder design and implementation
<FANFAN> 在 2025-03-27 上传 | 大小:73kb | 下载:0

[VHDL编程jiaotongdeng

说明:基于VHDL状态机的交通灯设计(已仿真下载实验板测试)(Traffic light design based on VHDL state machine (simulation download, experimental board test))
<奋斗小二逼 > 在 2025-03-27 上传 | 大小:73kb | 下载:0
« 1 2 ... .65 .66 .67 .68 .69 1770.71 .72 .73 .74 .75 ... 4311 »

源码中国 www.ymcn.org