[VHDL编程] Verilog-testbench

说明：北大数字集成电路课件--15_Verilog-testbench的写法.ppt-Verilog-testbench .ppt
<yinxiupu> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] fdivision_50Mto500K

说明：verilog 程序实现50M到500K的分频-verilog program to divion of frequence
<zhangrui> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] fpga-pp-1-0

说明：多个FPGA的实际例程，对初学者非常有帮助。-More of the actual routines FPGA, for beginners very helpful.
<zky> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] FPGAmusicBox_gunKaragoz.net

说明：Simple music box using a Digilent Basys2 Xilinx Spartan 3E-100 FPGA.
<gunkaragoz> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] machine-design-

说明：状态机实现序列检测器的设计，了解一般状态机的设计与应用-State machine to implement sequence detector design, understand the general state machine design and application
<李月兰> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] scan

说明：用vhdl语言编的四位的七段显示程序 顶层层文件为scan-four bit sevensegment display
<卫薇> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] fwdsram

说明：VHDL code for dasata algorithm
<jai> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] Project2

说明：1、 硬件部分包括AT89C52、LCD1602和4个独立按键 2、 使用定时器0产生10ms的定时中断，作为时钟基准和软件定时器的基准。 3、 系统使用两个软件定时器Tkeyscan和Tdisplay。 Tkeyscan用来独立按键模块的定时扫描，每次扫描结合按键状态机的当前状态判断按键的有效性（消抖）及其时长（长按还是短按）。 Tdisplay用来定时激活LCD1602的显示（200ms一次，可自行修
<杨若> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] practica2

说明：pass to pass motor simulation with LCM for FSD subject UPV teleco
<altera> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] basic.program.vhdl

说明：example for basic program in vhdl
<unggun> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] filter

说明：xilinx se spartan 3e digital filter design
<hatimaine> 在 2025-03-24 上传 | 大小：72kb | 下载：0

[VHDL编程] CPLD-digital-clock-design

说明：基于CPLD实验板的多功能数字钟设计，运用VHDL编写程序-Multifunction digital clock design based on CPLD experimental board, the use of VHDL programming
<木子李> 在 2025-03-24 上传 | 大小：72kb | 下载：0