资源列表

« 1 2 ... .18 .19 .20 .21 .22 1623.24 .25 .26 .27 .28 ... 4311 »

[VHDL编程Seven-voting-machines

说明:用verilog编写的七人表决器代码·可以实现七人表决超过四人就通过的功能-Written in verilog seven voting machine code can be achieved seven people to vote on the adoption of more than four functions
<tang> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程Carry-Select-Adder

说明:verilog code for carry select adder
<vishwabharath> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程simplefft

说明:simplified fft implemented in verilog for 8 points
<RAGU> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程matrix_key_design

说明:矩阵键盘控制实例,verilog语言编写,详细的描述了利用verilog代码控制矩阵键盘的过程-Matrix keyboard control instance, verilog language, detailed descr iption of the use of matrix keyboard verilog code control process
<崔帅> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程TSE_RGMII_With_SDC

说明:Altera 官方tse三速以太网IP核RGMII使用例程-Official Altera Triple-Speed ​ ​ Ethernet IP Core RGMII using routines
<王焱> 在 2025-03-14 上传 | 大小:46kb | 下载:1

[VHDL编程RS232uart(VHDL)

说明:rs232串口程序,包括输入和输出,vhdl实现。rs232 serial procedures, including input and output, vhdl implementation.-rs232 serial procedures, including input and output, vhdl implementation.
<houjiajun> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程first

说明:this is useful vlsi ppt explains
<GOPALAKRISHNAN E> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程vga_lcd

说明:VGA LCD interface Uses gray codes to move one clock domain to the other. Flags are synchronous to the related clock domain - empty: synchronous to read_clock - full : synchronous to write_clock-VGA LCD in
<aa> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程FlappyFPGA-master

说明:Recreation of the game Flappy Bird, with an emphasis on replicating the physics component of the gameplay.
<bologna> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程MUX_ise12migration

说明:mux for fpga vhdl code-mux for fpga vhdl code
<fifi> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程dvi_demo

说明:verilog实现的DVI 视频编码输出与输入,已在altera Cyclone IV 上实现。-DVI encode and decode in Verlog language.Have been tested in altera FPGA Cycloene IV
<> 在 2025-03-14 上传 | 大小:46kb | 下载:0

[VHDL编程11位巴克码序列峰值检测器

说明:(1)能够检测巴克码序列峰值; (2)在存在1bits错误情况下,能够检测巴克码序列峰值 (3)具体说明参见说明文档((1) the spike sequence of Barker code can be detected; (2) the spike sequence of Barker code can be detected under the condition of 1bits error)
<浅月燃尽紫竹林 > 在 2025-03-14 上传 | 大小:46kb | 下载:0
« 1 2 ... .18 .19 .20 .21 .22 1623.24 .25 .26 .27 .28 ... 4311 »

源码中国 www.ymcn.org