资源列表
[VHDL编程] xuliejiancesheji
说明:用状态机实现一序列检测器,即检测到串行码{1110010}后,检测器输出1,否则输出0; -State machine used to achieve one sequence detector, which detects the serial code (1110010), the detector output 1, otherwise output 0<lei> 在 2025-03-13 上传 | 大小:46kb | 下载:0
[VHDL编程] perfect_machine_yeat
说明:大幅噶是*师父啊方式*发生的发生的发生的发生的发达省份发-阿斯顿发时发生大幅 发撒旦发生*沙发沙发沙发大事发生的发生的发生的方式**师父啊<fourstudy> 在 2025-03-13 上传 | 大小:46kb | 下载:0
[VHDL编程] all_bus_20050508.tar
说明:Vhdl cod for a bus.For sp2e<Fl0rin> 在 2025-03-13 上传 | 大小:46kb | 下载:0
[VHDL编程] Testbenching-Example
说明:FPGA设计测试用例介绍PPT文档,对于初写测试用例很有帮助。-FPGA Design of test cases to introduce PPT files, helpful for the beginning of writing test cases.<yang> 在 2025-03-13 上传 | 大小:46kb | 下载:0
[VHDL编程] DDCA_HDL_Examples
说明:mpis-CPU的VHDL语言设计,也包含了很多课件和例子。-MPIS-CPU<xiao ma> 在 2025-03-13 上传 | 大小:46kb | 下载:0
[VHDL编程] 15AlteraIP
说明:15个Altera的IP核,123456789101112131415-15AlteraIP<LaoY> 在 2025-03-13 上传 | 大小:46kb | 下载:0
[VHDL编程] VerilogCodingStylesForImprovedSimulationEfficiency
说明:This paper details different coding styles and their impact on Verilog-XL simulation efficiency. -This paper details different coding styles and their impact on Verilog-XL simulation efficiency.This paper details dif<陈斌> 在 2025-03-13 上传 | 大小:46kb | 下载:0
[VHDL编程] VGA_test50m
说明:本代码功能为实现VGA显示功能,即实现在显示器上显示640*480彩条。 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下<彬杰科技> 在 2025-03-13 上传 | 大小:46kb | 下载:0