资源列表
[VHDL编程] 31574956SPITest
说明：eeprom seial write c langest as .c<TOP> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] catapult_sc_user
说明：非常好的Mentor catapult学习书, catabult 可用于高级综合，由c产生vhdl/verilog。 这本与systemC相关。-very nice book for catabult study<> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] generic_fifo_yh
说明：Generic, multi-purpose FIFOs. Available as single clock and dual clock version, binary, lfsr, and gray encoded (dual clock only). All are parameterizable and use generic_memories for memory. These FIFOs are fully portabl<杨豪> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] e_clock
说明：(1) 具有时、分、秒计数功能，且以24小时循环计时； (2) 计时结果要用6个数码管分别显示时、分、秒的十位和个位 -clock can show time on 24hours,also can show it on h,min and sec<Arenas Wang> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] Eight-priority-encoder
说明：八位的优先编码器 具有优先编码的功能 程序简单易懂-Eight priority encoder<刘> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] ps2verilog
说明：verilog hdl FPGA PS2时序控制接口源代码 很经典 很实用-verilog hdl FPGA PS2 timing control source code it is very useful and perfect<杨泽钰> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] vhdldoc_current.tar
说明：SIFT Demostration source code<arvind> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] edge_tech_design
说明：verilog的边沿检测技术，在fpga信号处理中应用相当的大,这也是一门艺术-the the verilog edge detection technology, in fpga signal processing is quite large, and this is an art<磨国钰> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] ARM_kernel_verilogHDL
说明：这是ARM核心处理器的verilogHDL代码，相当一个软核。-This is the ARM core processor verilogHDL code, is a soft core.<lipuran> 在 2025-03-10 上传 | 大小：37kb | 下载：0
[VHDL编程] verilog-testbench--technique
说明：verilog testbench的写法和技巧，适合初学者-Verilog testbench of writing and techniques for beginners<ni husheng> 在 2025-03-10 上传 | 大小：37kb | 下载：0