资源列表
[VHDL编程] VGAcontrol
说明:alter控制VGA输出VHDL源代码 使用方法: 1.拷贝到硬盘,用Quartus中新建工程,添加文件即可。-alter control VGA output VHDL source code to use: 1. copy to your hard disk, using Quartus in new construction, you can add files.<张丽滨> 在 2025-03-10 上传 | 大小:38kb | 下载:1
[VHDL编程] ethernet_tri_mode_rtl.tar
说明:verilog实现的异步UART代码,包括发送模块、接收模块,波特率可配置,另附PC机的c代码-Verilog realize asynchronous UART code, including the transmission module, receiver module, the baud rate can be configured, an additional PC-c code<> 在 2025-03-10 上传 | 大小:38kb | 下载:0
[VHDL编程] 16X64dianzhen
说明:16*64点阵程序,运用串行传输数据,移位寄存器接收数据,硬件电路连接简单-16* 64 lattice procedures, the use of serial transmission of data, receive data shift register, hardware circuits connected simple<qiang> 在 2025-03-10 上传 | 大小:38kb | 下载:0
[VHDL编程] divisor_ITA_VHDL.tar
说明:Divisor do Tipo com restaura莽茫o sequencial<under> 在 2025-03-10 上传 | 大小:38kb | 下载:0