资源列表
[VHDL编程] RotaryEncoderInterfaceForSPARTAN-3E
说明：SPARTAN-3E入门开发板实例,用旋钮控制LED左移-SPARTAN-3E Starter board example, using the left knob to control LED<zhuxuopeng> 在 2025-03-10 上传 | 大小：392kb | 下载：1
[VHDL编程] jiaotongdeng
说明：交通灯控制系统VHDL源码，用VHDL语言、MAXPLUS2环境设计实现-VHDL core<DAVID> 在 2025-03-10 上传 | 大小：392kb | 下载：0
[VHDL编程] xiaoshufenpin
说明：基于FPGA的实现小数倍分频代码，广泛应用于数字通信中。-FPGA-based implementation of a small multiple of sub-frequency code, widely used in digital communications.<wang xiaobo> 在 2025-03-10 上传 | 大小：392kb | 下载：0
[VHDL编程] Verilog-r2
说明：VLSI之硬體語言設計 --使用verilog 中文版.-VLSI hardware language design- Use Verilog.<mis_hey> 在 2025-03-10 上传 | 大小：392kb | 下载：0
[VHDL编程] Experiment03
说明：消抖模块之一，一但检测到按键资源按下（高电平到低电平变化），“电平检查模块”-Debounce one of the modules, but detected a key resource pressed (high to low change), " level check module"<吴明美> 在 2025-03-10 上传 | 大小：393kb | 下载：0
[VHDL编程] SHUZIZHONG
说明：VHDL语言编写的数字钟程序，在quartus软件下编写。-VHDL language digital clock program, prepared in quartus software.<typ> 在 2025-03-10 上传 | 大小：393kb | 下载：0
[VHDL编程] 4weiquanjiaqi
说明：4位全加器由3个模块构成。首先，通过实例引用基本门级元件xor、and定义底层的半加器模块halfadder，接着实例引用两个半加器模块halfadder和一个基本或门元件or组合成为全加器模块fulladder，最后实例引用4个1位的全加器模块fulladder构成4位全加器的顶层模块-4 full adder by the three modules. First, the basic gate-level component in<wancaihong> 在 2025-03-10 上传 | 大小：393kb | 下载：0
[VHDL编程] prefix-adders
说明：it is a document for parallel prefix adders<gopee> 在 2025-03-10 上传 | 大小：393kb | 下载：0
[VHDL编程] macroblock_motion_detection_latest.tar
说明：macroblock motion detection<carlos andres> 在 2025-03-10 上传 | 大小：393kb | 下载：0
[VHDL编程] Altera-verilog-LCD12864
说明：使用Altera FPGA方案，用verilog编程语言，驱动LCD12864器件，在开发板已验证；(use altera fpga flatform, verilog language, driving LCD12864 device, test ok.)<武哥 > 在 2025-03-10 上传 | 大小：393kb | 下载：0
[VHDL编程] zet-master
说明：FPGA ZET - x86 for multiple Boards<thefreak0815> 在 2025-03-10 上传 | 大小：393kb | 下载：0