[VHDL编程] miller

说明：用ISE编写的VERILOG语言的米勒解码器的检测部分，检测四种解码信号。程序通过综合，但是仿真结果有点偏差，欢迎高手指点。-ISE prepared with VERILOG language detection decoder Miller of the four decoder signal detection. Procedures through an integrated, but the simulation result
<kinki> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] dvf

说明：利用VHDL语言实现数控分频，通过输入频率控制字来调整分频，输出不同的频率-NC VHDL language use frequency, through the input frequency control word to adjust the frequency, the output of different frequency
<dzt> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] filter_vhdl

说明：vhdl语言编写的fir和iir滤波器程序。在quartus上仿真通过。-vhdl language program fir and iir filters. Quartus adopted in the simulation.
<lmy> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] simpleDivider

说明：Divider，VHDL语言，硬件描述语言源码-Divider, VHDL language, VHDL source code
< 陳皇仁> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] EP1C3_12_10_PHAS_PLL

说明：这是一个描述pll定值的vhdl语言描述，请大家下载啊-This is a descr iption of the pll value vhdl language descr iption, please download ah
<fuchun> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] cnt6

说明：vhdl,无进位同步计数器，完成6进制加，输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences
<王晓虎> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] mul

说明：一个小的乘法器源码和test，初学者可以看看！-Multiplier source and a small test, beginners can see!
<张先生> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] ocidec1

说明：基于fpga的硬盘控制器，用vhdl语言编写-The hard disk controller
<liwei> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] sdr_verilog

说明：用Verilog实现SDR_SDRAM的控制器,可用FPGA实现对普通SDRAM的读写操作!-SDR_SDRAM using Verilog implementation of the controller, the FPGA can be used to achieve the ordinary SDRAM read and write operations!
<许文建> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] 07070608-2.2

说明：利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024
<> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] ddr_sdr_V1_1

说明：DDR控制器 - 用XILINX Virtex II FPGA实现 - 使用DDR MT46V16M16作为仿真模型 - 通用化-DR SDRAM Controller Core - has been designed for use in XILINX Virtex II FPGAs - works with DDR SDRAM Device MT46V16M16 without changes -
<jordanliang> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] FPGA_Design_tip

说明：FPGA设计技巧，锁存器与寄存器区别，状态机设计，门控时钟等-Improving Performance in Complex Programmable Logic Devices (CPLDs) with the FPGA Express Software
<lurker> 在 2025-03-10 上传 | 大小：37kb | 下载：0