[VHDL编程] LED.Control

说明：发光二极管控制 利用LP-2900实验仪Altera模块上的PLD器件，以“流水灯”形式点亮A区的L1～L12共12个发光二极管，即使这12个发光二极管周期性地按照1秒的间隔从左向右依次循环点亮。要求用VHDL语言实现。仿真出控制12位发光二极管依次循环点亮的波形。-LED Control
<duopk> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] HighSpeedFIFOsInSpartan-IIFPGAs

说明：This application note describes how to build high-speed FIFOs using the Block SelectRAM+ memory in the Spartan™ -II FPGAs. Verilog and VHDL code is available for the design. The design is for a 512x8 FIFO, but e
<fjmwu> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] example1

说明：分频程序：实现一个将时钟信号clk十分频的功能-Frequency program: to achieve a frequency of the clock signal clk is the function of
<YJ> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] PWM

说明：pwm 懂得的人都知道它的重要性（单片机等） 我就不多说了 -pwm know how people know its importance (SCM, etc.) I do not say
<胡正刚> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] verilog_program_synthesis

说明：verilog program and synthesis
<zhou> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] gvhdl

说明：增强版GVHDL编程示例，很多很不错的例子，如果你要用到GVHDL的话，她一定是你GVHDL编程的好帮手-Enhanced GVHDL programming examples, many very good examples, if you want to use to GVHDL, she must be your good helper program GVHDL
<xyf> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] 1UART

说明：Descr iption : Behavioral model of UART transmitter -- -- Model reads semicode from text file and performs UART transmissions -- Supports: -- outputs: TxD - UART Transmit Data-Descr iption : Behavioral model of
<ala> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] JK

说明：使用jk触发器来实现CMI码的编译码，延时小，操作方便-Using jk flip-flop to achieve the CMI code encoding and decoding, the delay is small, easy to operate
<华子> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] stopwatch

说明：此程序实现计时秒表功能，时钟显示范围00.00～99.99秒，分辨度:0.01秒 采用PIC16F877单片机，6位数码管显示 开发平台：MPLAB IDE v8.30 类型：工程文件（内有C源码），已验证通过-This program achieved stopwatch function, clock display range 00.00 to 99.99 seconds Resolution: 0.01 secon
<jiayuan> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] Chebyshev-filter

说明：主要介绍切比雪夫滤波器参数的计算，其主要特点是误差值在规定频段上等波纹变化-Introduces Chebyshev filter parameter calculation, the main feature is the error value in the upper band ripple requirement changes
<刘伟> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] uart-

说明：通用异步通讯UART的工程文档，ISE打开工程，里面有VERILOG的源代码，可以编译通过-UART Universal Asynchronous communication engineering documents, ISE open the project, which has VERILOG source code can be compiled
<mike> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] pinlvji

说明：已经调试好的频率计程序，很有用，供大家学习参考！-Frequency meter program has been debugged, useful reference for everyone to learn!
<里是> 在 2025-03-06 上传 | 大小：30kb | 下载：0