[VHDL编程] 一种时钟程序

说明：一种基于VHDL的超级简单的时钟程序
<ouping@yahoo.cn> 在 2009-03-26 上传 | 大小：29.36kb | 下载：4

[VHDL编程] CPLD--VHDL

说明：VHDL的基础知识,一切从基础开始!希望这个对大家有所帮助!-VHDL basic knowledge, everything from the foundation started! We hope that the right help!
<老纪> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] 20060412183015974

说明：是关于dct的Verilog HDL源代码和测试程序-on the Verilog HDL source code and testing procedures
<凌风> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] 1.i2c_slave

说明：I2C的slave端程序,用于响应master端,并进行通信-the slave I2C software, in response to the master terminal, and communications
<刘吉> 在 2025-03-06 上传 | 大小：30kb | 下载：0

[VHDL编程] Estacionamento

说明：code of a system park, check out
<nome > 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] src

说明：使用FPGA+DAC产生DDS，可变频率(user FPGA and DAC generate DDS)
<WOO8 > 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Chapter 8

说明：verilog code and simulationsof chapter4
<sadii > 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Fau

说明：使用vhdl写的32位 64位浮点数加法模块、浮点数乘法模块、浮点数除法模块(Use vhdl write 32-bit 64bit floating-point addition module, floating-point multiplication module, floating-point division module)
<文中羊 > 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] ModelSim

说明：Implementing a full adder in ModelSim by using Verilog Language
<Mood > 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Verilog led

说明：Xilinx ISE开发平台实现4位的led灯循环点亮源代码，测试文件及约束(4 bit LED lamp cycle lighting)
<韩么韩 > 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] VESA Timing

说明：VESA CVT视频参数计算器，输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)
<fpgamaster > 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] 按键去抖电路VHDL描述

说明：在开发板FPGA：Spartan-3E 系列，型号：XC3S500E，封装：FGT320，速度-4，利用Xilinx ISE软件，利用VHDL软件编写按键去抖电路，包含实验说明以及代码实现VHDL.doc文件,UCF管脚绑定文件(In the FPGA:Spartan-3E development board series, XC3S500E, package: FGT320, speed -4, using Xilinx ISE so
<lixilin> 在 2025-03-06 上传 | 大小：29kb | 下载：0