资源列表

« 1 2 ... .09 .10 .11 .12 .13 1314.15 .16 .17 .18 .19 ... 4311 »

[VHDL编程LTC1196

说明:实现ltc1196,并将串行输出的改为并行输出-Achieve ltc1196, serial and parallel output of the changed output
<DIDO333> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程verilog_slides

说明:What is Verilog? ➥ Verilog HDL is a Hardware Descr iption Language (HDL) ➥ Verilog HDL allows describe designs at a high level of abstraction as well as the lower implementation levels ➥ Primary
<小刚> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程memory_to_vector

说明:这是一个Quartus的工程文件和verilog代码,讲如何把memory 变成vector-memory to vector
<小杨> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程pro002_keyboard

说明:键盘鼠标的源码及约束(verilog)已用FPGA实现-Keyboard and mouse the source and constraints [verilog] has spent FPGA realize
<xiaoheng> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程crackquartusii7.2sp3

说明:用于quartus7.2sp3的破解,里面有详细说明,操作方便-For the crack quartus7.2sp3, which has detailed instructions, easy to operate
<张建> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程adaptive_lms_equalizer_latest.tar

说明:In communication systems channel poses an important role. channels can convolve many different kind of distortions to our information. In perticular wireless channels multipath distortion is sevear. and more sevear is
<Arun> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程43680540SPI_Core

说明:Verilog for SPI Core source code
<J.M Yang> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程WindowsApplication1

说明:一个简单易懂的程序 看了就会 不会问我 肯定会的-VERY EASY
<Danny> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程ds18b20

说明:ds18b20的介绍及时序,以及对ds18b20进行温度读写的vhdl程序,在quartus环境下进行编译仿真-Introduction ds18b20 and timing, as well as read and write ds18b20 temperature vhdl procedure quartus compiled simulation environment
<dreamy> 在 2025-02-26 上传 | 大小:14kb | 下载:1

[VHDL编程mul24x24

说明:24位x24位的乘法器 十分详细24位x24位的乘法器24位 x24位的乘法器24位 x24位的乘法器24位 x24位的乘法器24位x24位的乘法器-24-bit x24-bit multiplier very detailed 24-bit x24-bit 24-bit x24-bit multiplier of the multiplier 24-bit x24-bit 24-bit x24-bit multiplier of
<zhb> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程RS204_188

说明:可以省去开发者编写译码器的时间,高效的译码器给开发者带来便利-Save developers time to prepare decoder, efficient decoder to facilitate developer
<周士威> 在 2025-02-26 上传 | 大小:14kb | 下载:0

[VHDL编程crack_qii90

说明:altera quartus 9 crack working
<sreejith s> 在 2025-02-26 上传 | 大小:14kb | 下载:1
« 1 2 ... .09 .10 .11 .12 .13 1314.15 .16 .17 .18 .19 ... 4311 »

源码中国 www.ymcn.org