[VHDL编程] module-mf

说明：verilog Implementation of Mean filter to implement in FPGA
<chaitu> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] tb

说明：fft128_64的testbench文件，用于测试fft的正确性。已验证其正确性，喜欢的就拿走啦-Fft128_64 testbench files, used for testing the correctness of the FFT
<KID> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] clock

说明：本程序实现数字钟系统，有整点报时功能，可显示切换年月日，定时功能-Digital clock system of this program, with the whole point timekeeping function, can display the date, the timing function
<Gareth> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] src

说明：heap sorter algorithm in VHDL
<spydeeps> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] Caculator

说明：基于Verilog语言编写的简易计算器，实现了加减法的运算，有模块和约束文件。-Verilog language based on simple calculator, to achieve the operation of addition and subtraction, there are modules and constraint files.
<杨逍> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] 8bit-cpu

说明：VHDL由简单存储器，计数器等搭建最终实现8位的cpu设计-VHDL realization 8 of cpu design
<ZY> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] gpio

说明：芯片设计中用于gpio传输接口之间的verilog设计，其中涉及到gpio的传输格式的所有源代码的设计-Chip design for verilog design gpio transmission interface between gpio involving transmission format all source code design
<xionglin> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] Q12.1Crackx86

说明：Altera Quartus 12.1 Software Patch
<Anwar> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] EDA-digital-clock

说明：显示时、分、秒，有手动校时功能，计时过程具有报时功能-Display hours, minutes, seconds, manual timing function, timing processes with chime
<贾宏吉> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] 1-SDRAM

说明：串行接口是最简单的一种通信方式，串口通信有两种方式，一种是同步串行，如SPI接口；另一种则是异步串行，即我们所说的UART。这个项目向大家展示了如何使用FPGA来模拟UART收发器。-uart fpga verilog
<jackwu> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] AlertLogPkg

说明：osvvm alert packages that is helpful for vhdl verification
<anupam maurya> 在 2025-02-26 上传 | 大小：13kb | 下载：0

[VHDL编程] SVPWM-VHDL

说明：fpga永磁同步电机矢量控制系统，包括死区等模块-fpga foc
<申彦磊> 在 2025-02-26 上传 | 大小：13kb | 下载：2