[VHDL编程] fsm_cal

说明：用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.-State machine with the realization of a logic operation unit, the logic operation unit has a conventional computing. State machine to ensure that the level
<陈想> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] verilog

说明：是几个用Verilog HDL语言编写的源代码（里面包括实现滤波器等），对想学习这个语言的朋友很有帮助！ -Several languages to use Verilog HDL source code (which includes the realization of filters, etc.), to want to learn this language very helpful friend!
<吴雨彤> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] source

说明：SDRAM通用接口程序，和Altera所给标准一致-SDRAM generic interface procedures, and to the standards by Altera
<王并> 在 2025-02-26 上传 | 大小：14kb | 下载：1

[VHDL编程] sopc_vedio

说明：吐血啦，sopc-vga 接口程序源代码-Hematemesis啦, sopc-vga interface program source code
<曾工> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] sopc_avalon_audio_dac_fifo

说明：fpga嵌入式系统组件，可以很方便的扩展，是个实例的例子，可以实现歌曲播放-FPGA embedded system components, it is easy to expand, is an example of the example, you can realize music player
<dahai> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] vhdlchengxuji

说明：里面含大量VHDL设计原代码，适合初学者学习，并含综合设计题目。-Which contain a high level VHDL design source code, suitable for beginners to learn, and integrated design with the subject.
<刘小霞> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] quant

说明：用于FPGA的量化算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。-Quantitative algorithm for FPGA HDL coding, including VHDL and Verilog code. Can be used in JPEG and MPEG compression algorithms.
<caesar> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] eda

说明：关于EDA编程的一些程序，绝对好 用！精典-EDA programming on some of the procedures, the absolute ease of use! Classical
<zhou wan> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] diyabiao

说明：moore状态机~~~ 用vhdl语言实现-moore state machine ~ ~ ~ using VHDL language
<黎明> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] crack-81

说明：最新QuartusII8.1的补丁，安装它的破解器，可以获得长期使用权-QuartusII8.1 the latest patch, install it to break, and access to long-term use rights
<zxl> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] Electronic-Design-Automation-Vhdl

说明：各种计数器，编码器，全加器等元件的VHDL语言描述-A variety of counters, encoders, such as full-adder components described in VHDL language
<徐靖> 在 2025-02-26 上传 | 大小：14kb | 下载：0

[VHDL编程] RS_204_188_decoder

说明：使用verilog完成了RS编码的设计，编码参数为输入188，输出204-The use of Verilog coding RS completed the design, coding parameters for the importation of 188, the output 204
<小米> 在 2025-02-26 上传 | 大小：14kb | 下载：0