资源列表
[VHDL编程] c23_RS_decoder
说明:精通verilog HDL语言编程源码9——RS(204,188)译码器的设计-Proficient in verilog HDL source programming language 9- RS (204188) decoder design<李平> 在 2025-02-26 上传 | 大小:13kb | 下载:0
[VHDL编程] 2DImageFilterByVHDL
说明:用VHDL语言编程实现2维图像的滤波算法,简单精辟-VHDL programming language used to achieve 2-D image filtering algorithm, simple brilliant<宋雪兵> 在 2025-02-26 上传 | 大小:13kb | 下载:0
[VHDL编程] programmablpulsegenerator
说明:用VHDL编译的源代码,可编程脉冲生成器,解压后直接用Quartus打开project即可-Compiled with VHDL source code, programmable pulse generator, after extracting the direct use of Quartus can open the project<xie> 在 2025-02-26 上传 | 大小:13kb | 下载:0
[VHDL编程] SPI_verilog_vhdl
说明:SPI串口的内核实现(分别使用verilog和vhdl语言描述的)-The core of the realization of SPI serial port (using Verilog and VHDL language descr iption of the)<徐剑> 在 2025-02-26 上传 | 大小:13kb | 下载:0
[VHDL编程] DPLL(VHDL)
说明:使用VHDL语言进行的数字锁相环的设计,里面有相关的文件,可以使用MUX+PLUS打开-The use of VHDL language of digital phase-locked loop design, there are relevant documents, you can use MUX+ PLUS Open<国家> 在 2025-02-26 上传 | 大小:13kb | 下载:0
[VHDL编程] Synplify.Premier.v9.6.2.with.Identify.3.0.2
说明:Synplify.Premier.v9.6.2.with.Identify.3.0.2 crack<磊> 在 2025-02-26 上传 | 大小:13kb | 下载:0
[VHDL编程] matrix
说明:Implement the Matrix function about 16bits on FPGA BOARD<ningchang2001> 在 2025-02-26 上传 | 大小:13kb | 下载:0
[VHDL编程] altera_avalon_checksum7.2
说明:7.2版的altera_avalon_checksum.altera提供的自定义组件的例子-7.2altera_avalon_checksum<星> 在 2025-02-26 上传 | 大小:13kb | 下载:0