资源列表
[VHDL编程] bayer
说明:verilog/ vhdl code for processing the bayer filter signal<rahulshandilya1> 在 2025-02-25 上传 | 大小:12kb | 下载:0
[VHDL编程] counter
说明:counter code to couter the input signal<rahulshandilya1> 在 2025-02-25 上传 | 大小:12kb | 下载:0
[VHDL编程] vga
说明:VGA monitor port for the fpga board to view the image<rahulshandilya1> 在 2025-02-25 上传 | 大小:12kb | 下载:0
[VHDL编程] 键盘实验文件_modify
说明:键盘数据读取,并显示在数码管上,速度可达到100M频率(Read the keyboard data, and display on the digital tube, frequency speed can reach 100M)<B_button > 在 2025-02-25 上传 | 大小:12kb | 下载:0