资源列表
[VHDL编程] 22SystemVerilog
说明:SystemVerilog 介绍 对初学者很有好处 -SystemVerilog very good introduction for beginners<saf> 在 2025-02-26 上传 | 大小:576kb | 下载:0
[VHDL编程] Dianzi_Clock
说明:基于xilinx的spartan3a平台的电子时钟实现-Based on xilinx s spartan3a platform electronic clock to implement<ding> 在 2025-02-26 上传 | 大小:576kb | 下载:0
[VHDL编程] altera_de2_vhdl
说明:Tutorial of VHDL with Altera DE2 board: quartus II and DE2 board The target do the BCD sum of input data coded with the switches and display the result on 7 segment display<candido> 在 2025-02-26 上传 | 大小:576kb | 下载:0
[VHDL编程] Example-1-1
说明:XILINX ISE 9.X FPGA/CPLD设计指南第一章代码-XILINX ISE 9.X FPGA/CPLD Design Guide Chapter code<wanglijia> 在 2025-02-26 上传 | 大小:576kb | 下载:0
[VHDL编程] clockdiv_teste
说明:Clock division program write in Verilog with selected divider (32 bits)<rafaelmanfrin> 在 2025-02-26 上传 | 大小:577kb | 下载:0