[VHDL编程] clkdiv3.v

说明：a program which divides the clock by 3
<vlsi> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] rrc_filter

说明：this is a verilog code for root raised cosine filter
<vlsi> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] vga

说明：
<张锴> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] liu_shui

说明：流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。-see up
<张锴> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] main

说明：一位LED显示的VHDL程序，挺简单的，买的开发板里面带的-An LED display of the VHDL program, quite simply, to buy development board inside the zone
<liuzhe> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR

说明：fir filter design using vhdl codes
<gowtham> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] data_type_change

说明：vhdl 中各种数据类型的转换实现,可以调用函数库实现-date type change
<zhan> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl3

说明：两个例子提醒我们如果我们要使用锁存器则不需要任何操作，如果我们想避免锁存器的话，我们要让这个元器件的每一个可能条件赋予一个值-signal or variable "<name>" may not be assigned a new value in every possible path through the Process Statement
<zhan> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] shifter

说明：verilog实现的“并行输入、并行输出移位寄存器”-verilog to achieve a " parallel input, parallel output shift register"
<王先生> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] sn7448

说明： verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
<王先生> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] AD574_1

说明：verilog实现的“状态机实现AD574数模转换”-verilog to achieve a " state machine to achieve AD574 digital-analog conversion"
<王先生> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] AD0809

说明：verilog实现的“状态机实现AD0809数模转换”。-verilog to achieve a " state machine to achieve AD0809 digital to analog conversion."
<王先生> 在 2025-01-08 上传 | 大小：1kb | 下载：0