[VHDL编程] sdmlstruct

说明：This code implements the structural modelling of mealy type sequence detector to detect the sequence 1010. The code is a quartus project file
<sidd> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] sdmrbeh

说明：This code implements the behavioral modelling of a Moore type sequence detector to detect the sequence 1010. The code is a quartus project file
<sidd> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] sdmrstruct

说明：This code implements the structural modelling of mealy type sequence detector to detect the sequence 1010. The code is a quartus project file
<sidd> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] unishift

说明：An universal shift register performs the following tasks load, right shift ,left shift and parallel load as the selection inputs are 00,01,10,11 respectively. Such a register is implemented here in Quartus.
<sidd> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] dfre

说明：在对信号频率进行测量的研究过程中，设计了三个测量档位，在不同的档位的到频率的精确度也不同，并且选择不同档位，相应的小数点的位置也不同。-In the study to measure signal frequency, the design of the three measuring stalls in different stalls to the frequency accuracy are different, and the
<张晶> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] LC_txmit

说明：FPGA UART transmit and so on
<赵锋> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 2-10

说明：verilog写的2进制转换10机制代码-source for 2~10 with verilog
<张三山> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 51_cpld_bus

说明：实现51单片机与cpld的总线连接,经过调试，希望对大家由用-MCS51 and cpld interface using bus method
<漫漫> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Seven-Segment-Decoder

说明：用VHDL语言在FPGA上实现将十进制bcd码转换成七段led显示码-FPGA using VHDL language to achieve will be converted to decimal bcd yards led seven segment display code
<吴金通> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：具有定时可调多功能数字电子钟，本人已经在fpga上调试成功-With adjustable multi-function digital electronic clock timer, I have been successful in the fpga debugging
<wei> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] m_divider_int

说明：14bit pipeline 除法器，在Xilinx V5上可以跑到100M，输出延时3cycles-14bit 100M pipeling divider
<alex> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] YCbCr2RGB

说明：verilog 实现的YCbCr到RGB得转换-verilog implementation YCbCr to RGB was converted
<qirui> 在 2025-01-08 上传 | 大小：1kb | 下载：0