[VHDL编程] ad_in

说明：用于FPGA,数据宽度转换。10位数据输入，经转换后128位输出模块。-For the FPGA, the data width conversion. 10-bit data input, the converted output module 128.
<almondeo> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] gray_cnt

说明：一个格雷码计数器，利用Verilog语言实现，一个初学者的好例子。-A Gray-code counters, the use of Verilog language, a good example for beginners.
<speed> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC5614

说明：D芯片AC5614接口控制的程序，采用VHDL语言编写-D interface to control the AC5614 chip procedures, the use of VHDL language
<wang> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_SPI_Trans

说明：FPGA模拟SPI与MSP430通讯Verilog程序-A verilog program of fpga talks to mcu msp430 using spi
<卢山> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] 5_lined_cpu

说明：简单5级流水线CPU的verilog逻辑设计-Simple line 5 of the CPU logic design verilog
<张健> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] S2P_TOP

说明：This file contains the top module which uses the S2P_SM module which is actually a controller. SO by changing in the top module we can use the S2P module completely-This file contains the top module which uses the S
<Shahzad> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] P2S_TOP

说明：This file contains the Parallel to Serial conversion. This is the top module where we can change the code. The other part of this file is Parallel to Serial controller i,e P2S_SM
<Shahzad> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] P2S_SM

说明：This file contains the state machine which has the control signals required for the parallel to serial conversion-This file contains the state machine which has the control signals required for the parallel to serial con
<Shahzad> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_divider

说明：This code contains the simple program that can be used for the clock divider to set any desireable clock from the master clock.
<Shahzad> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] HDB3

说明：用VerilogHDL实现了从NRZ码到HDB3码的编码过程-NRZ code to HDB3 code using VerilogHDL
<谈钒> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] HDB3_decoder

说明：用VerilogHDL实现了HDB3码到NRZ码的解码过程-decode HDB3 code to NRZ code using VerilogHDL
<谈钒> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_Rcvr

说明：uart 的源程序，用verilog编写-uart
<lwq> 在 2024-12-29 上传 | 大小：1kb | 下载：0