资源列表
[VHDL编程] rs_enc
说明:这是一个用VHDL编写的RS信道编码程序-This is a VHDL prepared with RS channel coding procedures<chenxiaoming> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] tcm_enc
说明:这是一个用VERILOG HDL 编写的TCM信道编码-This is a VERILOG HDL prepared with TCM channel coding<chenxiaoming> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] interleaver
说明:这是一个用VHDL编写的交织器程序,使用交织器能够使干扰由突发变成随机化-This is a prepared using VHDL interleaver, the use of interleaver enables interference by the sudden randomized into<chenxiaoming> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] conv_enc
说明:这是一个用VERILOG HDL编写的卷积码程序-This is a VERILOG HDL with the preparation of procedures for the convolutional codes<chenxiaoming> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] counter.tar
说明:基於verilog 所製成的counter程序,可以向上計數-Verilog made based on the procedures of the counter can count up<李彥瑾 > 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] floating_point_adder
说明:该代码描述了一个浮点加法器的功能,浮点格式采用IEEE标准-The code describes a floating-point adder function, the use of IEEE standard floating-point format<钟毓秀> 在 2024-11-14 上传 | 大小:1kb | 下载:0
[VHDL编程] LCD_Driver
说明:A project in VHDL for LCD - Driver-A project in VHDL for LCD- Driver<oleg> 在 2024-11-14 上传 | 大小:1kb | 下载:0