[VHDL编程] Frequency_Divider_VhdlCode

说明：a very good frequency divider code for fpgas>
<aya> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] PPort

说明：计算机并行接口与单片机接口的CPLD烧写文件，是ALTERA芯片的-Computer parallel port interface of the CPLD and MCU programmer document ALTERA chips
<尤瑞> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] a

说明：EDA技术正在成为主流的电子系统设计。可编程逻辑器件基于FPGA -EDA technology is becoming the mainstream of electronic system design. Programmable Logic Device Based on FPGA,
<84> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] filtru_fi

说明：This is a filter fir implemeted in vhdl, i hope it will work :)
<om> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：This Verilog file is a desription of an UART, which is a piece of computer hardware that translates data between parallel and serial forms.
<Balazs Jozsa> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] cam

说明：This Verilog desription shows an example for a Content Adressable Memory (CAM)
<balloo> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] syn_fifo

说明：A Verilog descr iption of a synchronous FIFO memory circuit
<balloo> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] divide_by_3

说明：This module divides the input clock frequency by 3.
<balloo> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] frequency_divide

说明：本程序用verilog编写，实现了任意整数分频-Arbitrary integer frequency_divider
<何斌> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] pll_verilog

说明：全数字锁相环的verilog源代码,仿真已通过 -All-Digital Phase-Locked Loop verilog source code, simulation has passed
<isaac> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] nxn_multiplier

说明：Verilog module for hardware N x N multiplier using generate keyword.
<ifusmell> 在 2024-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：用verilog写的代码，已经过调试，可以试用一下。-Verilog code used to write, has been testing, you can try.
<qaz> 在 2024-12-29 上传 | 大小：1kb | 下载：0