[VHDL编程] Verilog_add_div_multi_exp

说明：使用verilog写的32位浮点数加法模块、浮点数乘法模块、浮点数除法模块、浮点数指数模块。指数模块是综合前面三个例化成泰勒级数求指数，迭代次数（可设置）决定了精度。-Use verilog write 32-bit floating-point addition module, floating-point multiplication module, floating-point division module, the float
<周和> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] hdl

说明：spi verilog ad9628-spi verilog ad9628
<dragonlee> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] spartan5

说明：vhdl program for adc of spsrtan 3e
<anjeet> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] router_five_port

说明：On-chip routers typically have buffers dedicated to their input or output ports for temporarily storing packets in case contention occurs on output physical channels. Buffers, unfortunately, consume significant por
<Rosario Gowthaman> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] VHDL_-position-control

说明：本程序用VHDL语言编写的步进电机定位控制程序-This program written in VHDL language of stepper motor positioning control program
<王强> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] ahb_slave_latest.tar

说明：In this we have APB bus slave for burst data transfer
<shubham> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] part3

说明：part 3 lab 2 vhdl altera
<minh> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] part5

说明：part 5 lab 2 vhdl altera
<minh> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] md5

说明：md5算法的vhdl实现，并配有测试用例，并没有使用任何xilinx的library，用modelsim se进行仿真-md5 algorithm based on fpga in vhdl
<Boxuan Li> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] chengfaqi

说明：16位的原码两位乘法器，实现原码两位乘，经试验可以使用-16 of the original code two multiplier, two implementation source code
<王晓亮> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] case-and-if-programing-in-verilog

说明：Case语句和if语句在电路设计中的注意事项，各种产生锁存器的原因分析，以及原代码-case and if using in verilog
<谷雨> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] DM9000_net

说明：fpga操作dm9000的代码例程 fpga操作dm9000的代码例程-FPGA operation dm9000 code routines FPGA operation dm9000 code routines
<dyq> 在 2025-02-09 上传 | 大小：5kb | 下载：0