资源列表
[VHDL编程] Vrilog-hdl--Sequence-check.doc
说明:用VrilogHDL编写的一个序列检测器-use rilogHDL define a Sequence check Instrument<李创> 在 2025-02-09 上传 | 大小:5kb | 下载:0
[VHDL编程] I2C
说明:IIC总线接口模块,完成数据交互,非常实用,也可以作为一个初学者学习程序-IIC bus<guangngqiang> 在 2025-02-09 上传 | 大小:5kb | 下载:0
[VHDL编程] all-pole_filters_latest.tar
说明:All polar vector and its vhdl code with testbench<Deepak Kawathale> 在 2025-02-09 上传 | 大小:5kb | 下载:0
[VHDL编程] mul_barrel
说明:vedic multiplier. it is a 8x8 multiplier.<gopee> 在 2025-02-09 上传 | 大小:5kb | 下载:0
[VHDL编程] CISC-Processor-MOdule-Verilog
说明:Cisc Processor For Se-Cisc Processor For Sell<Rahul> 在 2025-02-09 上传 | 大小:5kb | 下载:0
[VHDL编程] eth_Management_interface
说明:FPGA verilog simple MAC 源码-FPGA verilog simple MAC source code<Glee> 在 2025-02-09 上传 | 大小:5kb | 下载:0
[VHDL编程] i2s_latest
说明:Details Name: i2s Created: Mar 22, 2004 Updated: Jan 10, 2014 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Statistics: View Other project properties Category: Communication co<chen> 在 2025-02-09 上传 | 大小:5kb | 下载:0
[VHDL编程] New-Folder-(2)
说明:UART communication on SPARTAN 6 it contains tx and rx<PADDU> 在 2025-02-09 上传 | 大小:5kb | 下载:0
[VHDL编程] time_check
说明:通信主从机双向系统时钟同步,用于扩频、跳频等。由从机发起时间校准请求,主机回复时间信息,达到主从机的时钟同步。-Slave two-way communication between the host system clock synchronization for spread spectrum, frequency hopping and so on. Initiated by the slave time alignment re<散散> 在 2025-02-09 上传 | 大小:5kb | 下载:0