[VHDL编程] LCD-control-procedures

说明：使用VHDL语言，编写的LCD控制VHDL程序与仿真-Using VHDL language, prepared by the LCD control procedures and VHDL simulation
<ludongdong> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] frequency_measuement

说明：通过基4-fft算法测128点频率模块,其中包含所有需要的vhd文件，但是由于最多100M内容，因而需要用到的ipcore需自己添加。-128 points frequency measurement through based4-fft method,the folder involves all .vhl file,but it don t involves the ipcore due to the100M limit.
<zhao> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] FPGA---Electronic-clock

说明：FPGA中用VHDL编写24小时普通电子时钟，可实现复位，程序整体写成，没有用到例化语句。-Electronic clock
<苏世峻> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] ALU

说明：8位ALU的设计，学习使用vhdl元件和包集设计-8-bit ALU design, learning to use vhdl components and package design
<吴淼> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] series_rxd_timing

说明：接收异步串口数据，将数据写到接收fifo中，可设置超时来接收多字节数据，当设置超时时间内未出现数据，ready信号有效，表示接收完整数据包，可从fifo中读取数据。-Receive asynchronous serial data, the data is written to the receiving fifo, you can set the timeout to receive multi-byte data, set the
<ppt555> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] exercise

说明：功能简单的测试文件,主要是对于初学者自己玩玩就好了-simple and easy
<David> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] StopWatch

说明：在Modelsim6.3c中编码，与Virtex-II Pro开发板连接实现秒表功能-In Modelsim6.3c encoding, and Virtex-II Pro development board to achieve a stopwatch function
<Wing> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] ov7602

说明：FPGA的vga显示，ise环境下，验证过好用-FPGA-vga display
<苗红松> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] VHDLfiles

说明：this rar file includes some simple VHDL codes for students.
<saleh> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] SUANSHUJISUAN

说明：通过verilog hdl实现加法器乘法器，除法器的设计-Achieved through verilog hdl adder multiplier, divider design
<李永超> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] lab4_5

说明：用VHDL实现串行除法器，16位被除数，8位除数-Using VHDL serial divider, 16 dividend, divisor 8
<Wang Kaiyue> 在 2025-02-09 上传 | 大小：5kb | 下载：0

[VHDL编程] lab4_4

说明：用VHDL实现16进制到10进制以及10进制到16进制的转换-Using VHDL 16 to 229 10 to 16 hex and 10 hex hex conversion
<Wang Kaiyue> 在 2025-02-09 上传 | 大小：5kb | 下载：0