[VHDL编程] last

说明：verilog，FPGA的TDC电路设计-verilog ，TDC base on FPGA
<Shuyirong> 在 2024-12-28 上传 | 大小：56.51mb | 下载：1

[VHDL编程] DSP-IN-FPGA

说明：何宾所著的关于FPGA用于实现DSP的设计方法与原理，非常详细，对初学者帮助很大 -He Bin on the FPGA used to achieve the DSP design methods and principles, very detailed, great help for beginners
<冰兵> 在 2024-12-28 上传 | 大小：38.97mb | 下载：1

[VHDL编程] aurora_IP

说明：Aurora协议是一款高带宽、低成本、可扩展、框架简洁、适合点对点串行数据传输的协议。-Aurora protocol is a high-bandwidth, low-cost, scalable, simple fr a mework for point to point serial data transfer protocol.
<Lay> 在 2024-12-28 上传 | 大小：92kb | 下载：1

[VHDL编程] endatreduced

说明：endat2.2协议对应的驱动模块代码，适用于开发面向海德汉编码器反馈环控制模块-endat2.2 driver module corresponding to the protocol codes, for developing suitable feedback loop Heidenhain encoder control module
<苟李> 在 2024-12-28 上传 | 大小：7kb | 下载：1

[VHDL编程] pdm

说明：适用于endat2.2协议的线缆延迟补偿模块，用于修正因线缆延迟导致的时序错位-Endat2.2 protocol suitable for the cable delay compensation means for correcting the timing misalignment due to a delay caused by cables
<苟李> 在 2024-12-28 上传 | 大小：2kb | 下载：1

[VHDL编程] lpc

说明：INTEL的LPC总线-INTEL s LPC bus............................................................................
<刘剑> 在 2024-12-28 上传 | 大小：6kb | 下载：1

[VHDL编程] 2_CMOS_OV7725_Gray_Sobel

说明：基于Quartus II 的灰度边缘检测源码，从输入端获取信息，可输出灰度边缘化图像，需要一定设备-Gray edge detection based on Quartus II source, obtaining information the input end, images can be output gray scale marginalized, need certain equipment
< 黄洁锋> 在 2024-12-28 上传 | 大小：8.75mb | 下载：1

[VHDL编程] pc_fpga_com_latest.tar

说明：用VHDL实现的PC与FPGA之间的网络通信，通过以太网进行通信-comunicate between PC and FPGA via ethernet
<周靖昆> 在 2024-12-28 上传 | 大小：183kb | 下载：1

[VHDL编程] dianti

说明：实现电梯的相关控制系统，在开发板EGO1上实现，数码管显示相关的楼层和状态-dianti in verilog
<邓奇> 在 2024-12-28 上传 | 大小：726kb | 下载：1

[VHDL编程] DIATAL_MATLAB_FPGA_AlteraVerilog

说明：[数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版]书中资源代码，非常好，分享， 希望大家下下！- U651 u0B3 u09108 u09108 u0103 u0101 u7801 uFF0C u975E u5HR U597D uFF0C u5206 u4EAB uFF0C u5E0C u671B u5927 u5BB6 u4E0B u4E0B uFF01
<liwanmei> 在 2024-12-28 上传 | 大小：48.11mb | 下载：1

[VHDL编程] flash_spi_master_axi

说明：使用xilinx 的QUAD spi core 对flash芯片进行控制的代码。-Using xilinx s Quad SPI core to control the external flash device.
<陈剑冰> 在 2024-12-28 上传 | 大小：6kb | 下载：1

[VHDL编程] PipelineCPU

说明：一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，含代码工程文件和相关设计说明文档，比较详细。-verilog HDL, 32 MIPS pipeline CPU
<刘加东> 在 2024-12-28 上传 | 大小：3.38mb | 下载：1